特許
J-GLOBAL ID：202103010209182595
メモリセル、メモリアレイ、及びメモリアレイを形成する方法
発明者：
出願人/特許権者：
代理人 (4件)：
青木 宏義
, 天田 昌行
, 大菅 義之
, 野村 泰久
公報種別：特許公報
出願番号（国際出願番号）：特願2020-551769
特許番号：特許第6975346号
出願日： 2018年12月07日
請求項（抜粋）：
【請求項1】 導電ゲートと、
前記導電ゲートに隣接する電荷阻止領域であって、該電荷阻止領域は、酸窒化ケイ素と二酸化ケイ素とを含み、且つ、上面と下面とを有し、前記上面及び前記下面の各々は絶縁性材料と接触している、前記電荷阻止領域と、
前記電荷阻止領域に隣接する電荷蓄積領域と、
前記電荷蓄積領域に隣接するトンネリング領域であって、該トンネリング領域は、第1のトンネリング材料と第2のトンネリング材料とを含み、前記第1のトンネリング材料は、前記電荷蓄積領域に直接接し、且つ、前記上面から前記下面まで高さ方向に伸長し、前記第2のトンネリング材料は、前記第1のトンネリング材料に接し、且つ、前記上面よりも上の高さまで伸長する第1の領域と、前記下面よりも高さ方向下方へ伸長する第2の領域とを有し、前記第1及び第2の領域は、前記絶縁性材料の垂直面と物理的に接触している、前記トンネリング領域と、
前記トンネリング領域に隣接するチャネル材料であって、前記トンネリング領域は、前記チャネル材料と前記電荷蓄積領域との間にあり、前記導電ゲート、前記電荷阻止領域、前記電荷蓄積領域、及び前記トンネリング領域が、凹状の垂直面を有する、前記チャネル材料と、
を含むメモリセル。
IPC (6件)：
H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 27/1158 ( 201 7.01)
, H01L 27/1155 ( 201 7.01)
, H01L 21/316 ( 200 6.01)
H01L 29/78 371
, H01L 27/115 2
, H01L 27/115 6
, H01L 21/316 S
