特許
J-GLOBAL ID:202103012660269494
バイポーラメモリの書き込み-検証の方法および装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人 谷・阿部特許事務所
公報種別:特許公報
出願番号(国際出願番号):特願2018-507684
特許番号:特許第6941409号
出願日: 2016年06月16日
請求項(抜粋):
【請求項1】 メモリデバイスにデータを書き込む方法であって、前記方法は、
メモリセルの中にデータビットを書き込むことであって、前記メモリセルは、ビット線およびソース線を含み、
前記メモリセルは、バイポーラメモリ素子およびセレクトトランジスタを備え、
前記バイポーラメモリ素子は、前記ビット線に結合されるように動作可能であり、
前記セレクトトランジスタは、前記ソース線に結合されるように動作可能であり、ことを含み、
前記書き込むことは、
前記データビットが第1の論理値である場合、前記ビット線および前記ソース線にわたって、第1の差動電圧バイアスを印加することと、
前記データビットが第2の論理値である場合、前記ビット線および前記ソース線にわたって、第2の差動電圧バイアスを印加することであって、前記第2の差動電圧バイアスは、前記第1の差動電圧バイアスと反対の極性である、ことと、
前記データビットの前記論理値に応じて、前記ビット線および前記ソース線にわたって、前記第1の差動電圧バイアスまたは前記第2の差動電圧バイアスのいずれかを印加することによって、前記メモリセルの前記データビットを検証することであって、前記第1の論理値の書き込み時には、前記第1の差動電圧バイアスが印加され、前記第2の論理値の書き込み時には、前記第2の差動電圧バイアスが印加され、前記第1の論理値の書き込み時での前記第1の差動電圧バイアスが、前記第2の論理値の書き込み時での前記第2の差動電圧バイアスよりも高い、該検証することと
を含み、
前記メモリセルに前記データビットを書き込むことは、電流を供給することによって実行され、
前記第1の論理値又は前記第2の論理値の書き込みは、前記メモリセルに流れる電流の方向によって決定され、
前記第1の論理値又は前記第2の論理値の書き込みに対する検証時の電流方向は、当該書き込み時の前記メモリセルに流れる電流の方向と同一であり、
検証動作が、読み取り動作と反対のバイアス条件で行われることを補償するように、前記セレクトトランジスタを通る電圧降下が、前記検証動作および前記読み取り動作に応じて異なる場合、前記検証時の電圧を調整することを特徴とする方法。
IPC (2件):
G11C 11/16 ( 200 6.01)
, G11C 13/00 ( 200 6.01)
FI (3件):
G11C 11/16 250
, G11C 13/00 464
, G11C 13/00 480 B
引用特許:
審査官引用 (1件)
-
非揮発性メモリ装置
公報種別:公開公報
出願番号:特願2010-285540
出願人:株式会社ハイニックスセミコンダクター
前のページに戻る