特許
J-GLOBAL ID：202103013487989040
記憶素子の動作シミュレーション方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：特許公報
出願番号（国際出願番号）：特願2016-255157
公開番号（公開出願番号）：特開2018-106588
特許番号：特許第6793035号
出願日： 2016年12月28日
公開日（公表日）： 2018年07月05日
請求項（抜粋）：
【請求項1】設計支援装置が、選択ゲートと、メモリゲートと、を有し、不揮発性メモリにおいてデータを記憶する記憶素子の動作シミュレーションを、前記記憶素子の素子モデルを用いて実行する方法であって、
前記記憶素子の素子モデルは、
前記選択ゲートに印加される選択ゲート電圧によりチャネル抵抗が変化する選択ゲートトランジスタの特性を模擬する第1のトランジスタモデルと、
前記メモリゲートに印加されるメモリゲート電圧によりチャネル抵抗が変化するメモリゲートトランジスタの特性を模擬する第2のトランジスタモデルと、
前記選択ゲートと前記メモリゲートとを絶縁する絶縁膜の下部に形成されるギャップ領域に対応して設定され、前記選択ゲート電圧と前記メモリゲート電圧とに応じて抵抗値が変化する可変抵抗モデルと、
を有し、
前記可変抵抗モデルは、前記第1のトランジスタモデルのソースと、前記第2のトランジスタモデルのドレインとの間に接続されている、
ことを特徴とする、記憶素子の動作シミュレーション方法。
IPC (6件)：
G06F 30/367 ( 202 0.01)
, H01L 27/1152 ( 201 7.01)
, H01L 27/1156 ( 201 7.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
G06F 17/50 662 G
, H01L 27/115 1
, H01L 27/115 8
, H01L 29/78 371
