特許

J-GLOBAL ID：202103015592717857

3D積層メモリにおけるスウィズリング

発明者： ジョン ウー ,  マイケル ケイ. チラウラ ,  ラッセル シュレイバー ,  サミュエル ナフザイガー
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (3件)： 早川 裕司 ,  佐野 良太 ,  村雨 圭介
公報種別：公表公報
出願番号（国際出願番号）：特願2020-522320
公開番号（公開出願番号）：特表2021-501435
出願日： 2018年09月18日
公開日（公表日）： 2021年01月14日
要約：

処理システム(100)は、計算ダイ(102)と、計算ダイに積層された積層メモリ(104)と、を含む。積層メモリは、第1メモリダイ(104B)と、第1メモリダイ上に積層された第2メモリダイ(104A)と、を含む。単一のメモリアドレスを用いた並列アクセスは、第1メモリダイ及び第2メモリダイの異なるメモリバンク(206,208)に向けられる。並列アクセスの単一のメモリアドレスは、第1メモリダイ及び第2メモリダイに異なる物理的位置でアクセスするようにスウィズリングされる。【選択図】図4

請求項（抜粋）：

処理システムであって、 計算ダイと、 前記計算ダイに積層された積層メモリであって、第1メモリダイと、前記第1メモリダイ上に積層された第2メモリダイと、を含み、単一のメモリアドレスを用いた並列アクセスは、異なる物理的位置で前記第1メモリダイ及び前記第2メモリダイにアクセスするようにスウィズリングされる、積層メモリと、を備える、 処理システム。

IPC (2件)：

G11C 5/04 ,  G06F 12/06

FI (2件)：

G11C5/04 220 ,  G06F12/06 525A

Fターム (2件)：

5B160CA12 ,  5B160MM19

引用特許：

出願人引用 (2件)

• 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
  公報種別：公開公報   出願番号：特願2012-185765   出願人：キヤノン株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2010-266589   出願人：エルピーダメモリ株式会社