特許

J-GLOBAL ID：202103016015448037

トレンチゲートIGBT

発明者： 神田 良 ,  松浦 仁 ,  菊地 修一
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：特許公報
出願番号（国際出願番号）：特願2016-249360
公開番号（公開出願番号）：特開2018-107186
特許番号：特許第6835568号
出願日： 2016年12月22日
公開日（公表日）： 2018年07月05日
請求項（抜粋）：

【請求項1】 基板と 前記基板に設けられた第1導電型のチャネル層と、 前記チャネル層の両側に設けられた2つのフローティング層であって、前記チャネル層よりも深い第1導電型のフローティング層と、 前記2つのフローティング層の間に配置された2つのエミッタトレンチであって、前記フローティング層とそれぞれ接する第1と第2のエミッタトレンチと、 前記第1と第2のエミッタトレンチの間に配置され、前記第1のエミッタトレンチの近傍に配置される第1のゲートトレンチと、前記第2のエミッタトレンチの近傍に配置される第2のゲートトレンチと、 前記第1と第2のゲートトレンチの間に配置され、前記第1と第2のゲートトレンチとそれぞれ接するソース拡散層と、 前記第1と第2のゲートトレンチの間の前記第1導電型のチャネル層に接続する第1のコンタクトと、 前記第1のエミッタトレンチと前記第1のゲートトレンチの間の前記第1導電型のチャネル層に接続する第2のコンタクトと、 前記第2のエミッタトレンチと前記第2のゲートトレンチの間の前記第1導電型のチャネル層に接続する第3のコンタクトと、 を備え、 前記第1のエミッタトレンチと前記第1のゲートトレンチとの間、および前記第2のエミッタトレンチと前記第2のゲートトレンチの間には、前記ソース拡散層が配置されていないトレンチゲートIGBT(Insulated Gate Bipolar Transistor)。

IPC (2件)：

H01L 29/78 ( 200 6.01) ,  H01L 29/739 ( 200 6.01)

FI (7件)：

H01L 29/78 652 C ,  H01L 29/78 652 F ,  H01L 29/78 652 K ,  H01L 29/78 652 M ,  H01L 29/78 652 S ,  H01L 29/78 653 A ,  H01L 29/78 655 G

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2008-126170   出願人：三菱電機株式会社