特許
J-GLOBAL ID：202103016340698236

演算装置、及び演算方法

発明者：
飯田 全広

飯田 全広 について

, 
尼崎 太樹

尼崎 太樹 について

, 
古賀 大顕

古賀 大顕 について


出願人/特許権者：
国立大学法人 熊本大学

国立大学法人 熊本大学 について


代理人 (4件)： 棚井 澄雄 ,  鈴木 慎吾 ,  飯田 雅人 ,  宮本 龍
公報種別：公開公報
出願番号（国際出願番号）：特願2019-211774
公開番号（公開出願番号）：特開2021-082221
出願日： 2019年11月22日
公開日（公表日）： 2021年05月27日
要約：
【課題】概略計算結果を出力できる演算装置、及び演算方法を提供すること。【解決手段】演算装置は、複数の入力値を受け付ける受付部と、演算結果に許容される誤差に基づいて設定されている最上位ビットからの桁数に基づいて、複数の入力値の各々の最上位ビットから桁数まで、最上位ビットからKビット(Kは、K>0の整数)毎に出力した複数の入力値の各々の加算を、最上位ビットからKビット毎に行う演算部と、演算部による加算結果を、L(Lは、L>0の整数)クロック後から、Kビット毎に最上位ビットから出力する出力部とを備える。【選択図】図2
請求項（抜粋）：
複数の入力値を受け付ける受付部と、 演算結果に許容される誤差に基づいて設定されている最上位ビットからの桁数に基づいて、複数の前記入力値の各々の最上位ビットから前記桁数まで、前記受付部が前記最上位ビットからKビット(Kは、K>0の整数)毎に出力した複数の前記入力値の各々の加算を、前記最上位ビットからKビット毎に行う演算部と、 前記演算部による加算結果を、L(Lは、L>0の整数)クロック後から、Kビット毎に最上位ビットから出力する出力部と を備える演算装置。
IPC (2件)：
G06F 7/505 ,  G06F 17/10
FI (2件)：
G06F7/505 ,  G06F17/10 Z
Fターム (2件)：
5B056BB82 ,  5B056FF02
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM