特許
J-GLOBAL ID：202103017977415374
サービスフロアの品質に基づくメモリ帯域幅のスケジューリング
発明者：
,
出願人/特許権者：
代理人 (3件)：
早川 裕司
, 佐野 良太
, 村雨 圭介
公報種別：公表公報
出願番号（国際出願番号）：特願2020-533295
公開番号（公開出願番号）：特表2021-508108
出願日： 2018年09月18日
公開日（公表日）： 2021年02月25日
要約：
システムは、スケジューラ[111]を含むマルチコアプロセッサ[102]を含む。マルチコアプロセッサは、システムメモリ[103]及びオペレーティングシステム[120]と通信する。マルチコアプロセッサは、第1のプロセスと第2のプロセスとを実行する。システムは、スケジューラを使用して、第1の設定点がレイテンシ依存性(LS)フロア以下である場合には、第1のプロセスによる制御サイクルにおける現在の使用が第1のプロセスの使用の第1の設定点[129]を満たすまで、又は、第1の設定点がLSフロアを超えた場合には、第1のプロセスによる制御サイクルにおける現在の使用がLSフロアを超えるまで、第2のプロセスによるメモリ帯域幅の使用を制御する。【選択図】図1
請求項（抜粋）：
システムメモリ及びオペレーティングシステムと通信するプロセッサであって、
第1のプロセス及び第2のプロセスを実行する複数のプロセッサコアと、
スケジューラと、を備え、
前記スケジューラは、
第1の設定点が前記第1のプロセスのレイテンシ依存性(LS)フロア以下である場合に、前記第1のプロセスによる制御サイクルにおける現在の使用が、メモリ帯域幅の使用に対応する前記第1の設定点を満たすまで、又は、
前記第1の設定点が前記LSフロアを超えた場合に、前記第1のプロセスによる前記制御サイクルにおける現在の使用が前記LSフロアを超えるまで、
前記第2のプロセスによる前記メモリ帯域幅の使用をスケジュールするように構成されている、
プロセッサ。
IPC (3件)：
G06F 9/50
, G06F 13/18
, G06F 13/36
G06F9/50 120Z
, G06F13/18 510B
, G06F13/36 520Z
5B061GG11
, 5B160AA14
, 5B160KA01
