特許

J-GLOBAL ID：202103021214697368

情報処理装置及びそのメモリアクセス制御方法並びにプログラム

発明者： 郡川 智洋 ,  川端 明生 ,  大木 英司 ,  何 馥君
出願人/特許権者： 日本電信電話株式会社 ,  国立大学法人京都大学
代理人 (1件)： 特許業務法人アテンダ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2019-132579
公開番号（公開出願番号）：特開2021-018509
出願日： 2019年07月18日
公開日（公表日）： 2021年02月15日
要約：

【課題】高い処理能力を有する情報処理装置及びそのメモリアクセス制御方法を提供する。【解決手段】複数のCPUコア210及び複数のCPUコア210で共有される共有キャッシュメモリ220を有するマルチコアCPU200と、HMC300と、マルチコアCPU200によるHMC300へのメモリアクセスを制御するHMCコントローラ100とを備えた情報処理装置であって、HMCコントローラ100は、マルチコアCPU200において実行されている情報処理の並列処理数を取得し、前記並列処理数に基づきマルチコアCPU200における共有キャッシュメモリ220の有効又は無効を制御する負荷監視部120を備えた。【選択図】図1

請求項（抜粋）：

複数のコア及び複数のコアで共有される共有キャッシュを有する演算装置と、記憶装置と、前記演算装置による前記記憶装置へのメモリアクセスを制御するアクセス制御装置とを備えた情報処理装置であって、 前記アクセス制御装置は、前記演算装置において実行されている情報処理の並列処理数を取得し、前記並列処理数に基づき前記演算装置における共有キャッシュの有効又は無効を制御する共有キャッシュ制御手段を備えた ことを特徴とする情報処理装置。

IPC (2件)：

G06F 12/088 ,  G06F 12/084

FI (2件)：

G06F12/0888 100 ,  G06F12/084

Fターム (2件)：

5B205KK14 ,  5B205UU32