間欠的電力供給システムのためのSTT-RAMベースハイブリッドL1キャッシュのための効率的な配置と移動ポリシー【JST・京大機械翻訳】

Badri SatyaJaswanth; Saini Mukesh; Goel Neeraj

プレプリント

J-GLOBAL ID：202202202881459449 整理番号：22P0298876

間欠的電力供給システムのためのSTT-RAMベースハイブリッドL1キャッシュのための効率的な配置と移動ポリシー【JST・京大機械翻訳】

Efficient Placement and Migration Policies for an STT-RAM based Hybrid L1 Cache for Intermittently Powered Systems

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (3件)： , ,
資料名：
発行年： 2022年03月04日プレプリントサーバーでの情報更新日： 2023年02月14日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

※このプレプリント論文は学術誌に掲載済みです。なお、学術誌掲載の際には一部内容が変更されている可能性があります。

電池動力装置の数は,様々な分野でのIoT可能ノードの普及により急速に増加している。電力組込みデバイスを助けるエネルギーハーベスタは,電池駆動デバイスを置き換えるための実行可能な代替である。コンデンサでは,エネルギーハーベスタは,埋込みデバイスを出力し,タスクを計算するために十分なエネルギーを貯蔵する。この型の計算は間欠計算と呼ばれる。エネルギーハーベスタは,埋込みデバイスに連続電力を供給することができない。従来のプロセッサにおけるすべてのレジスタとキャッシュは揮発性である。電力故障時にレジスタとキャッシュコンテンツを貯蔵できる非Volaileメモリ(NVM)ベースの非揮発性プロセッサ(NVP)を必要とする。NVMベースのキャッシュはシステム性能を低減し,SRAMベースのキャッシュより多くのエネルギーを消費する。本論文は,第1レベルキャッシュでSRAMとSTT-RAMを使用するハイブリッドキャッシュアーキテクチャのための効率的Plagationとマイグレーション政策を提案する。提案したアーキテクチャは,STT-RAMに対する書き込みの数を低減するためのキャッシュブロック配置とマイグレーションポリシーを含む。電力故障の間,バックアップ戦略は,SRAMからSTT-RAMへの臨界ブロックを同定し,移動させる。ベースラインアーキテクチャと比較して,提案アーキテクチャは,STT-RAM書込みを63.35%から35.93%に減らし,その結果,32.85%の性能利得とエネルギー消費の23.42%の削減をもたらした。著者らのバックアップ戦略は,ベースラインと比較して,バックアップ時間を34.46%減少させた。【JST・京大機械翻訳】

, , , , , , , , , , , , ,
, , 【Automatic Indexing@JST】

半導体集積回路 , 記憶装置

, , , ,

前のページに戻る