スケーラブルCMOS-BEOL互換AlScN/2DチャネルFE-FET【JST・京大機械翻訳】

Kim Kwan-Ho; Oh Seyong; Fiagbenu Merrilyn Mercy Adzo; Zheng Jeffrey; Musavigharavi Pariasadat; Kumar Pawan; Trainor Nicholas; Aljarb Areej; Wan Yi; Kim Hyong Min; Katti Keshava; Tang Zichen; Tung Vincent C.; Redwing Joan; Stach Eric A.; Olsson Roy H. III; Jariwala Deep

プレプリント

J-GLOBAL ID：202202205028760782 整理番号：22P0024390

スケーラブルCMOS-BEOL互換AlScN/2DチャネルFE-FET【JST・京大機械翻訳】

Scalable CMOS-BEOL compatible AlScN/2D Channel FE-FETs

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (17件)： , , , , , , , , , , , , , , , ,
資料名：
発行年： 2022年01月06日プレプリントサーバーでの情報更新日： 2022年01月06日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

メモリデバイスの論理トランジスタとの統合はコンピュータハードウェアにおけるフロンティア課題である。この統合は,人工知能のような大きなデータアプリケーションにおけるエネルギー効率の向上と同時に,計算電力の増大に不可欠であった。何十年かの努力にもかかわらず,信頼性があり,コンパクトで,エネルギー効率が高く,スケーラブルなメモリデバイスが分かりにくい。強誘電電界効果トランジスタ(FE-FET)は有望な候補であるが,バックエンドオブライン(BEOL)プロセスにおけるスケーラビリティと性能は残っていない。ここでは,二次元(2D)MoS_2チャネルとAlScN強誘電体を用いてスケーラブルなBEOL互換FE-FETを示した。メモリ窓が7.8V以上,ON/OFF比が10>>7,およびON電流密度が250uA/um以上,全て~80nmチャネル長で大きなアレイのFE-FETを作製した。このデバイスは4ビットパルスプログラマブルメモリ特性に加えて20000秒までの安定な保持と20000サイクルまでの耐久性を示し,Si CMOS論理による2D半導体メモリのスケーラブルな3Dヘテロ統合に向けた経路を開く。【JST・京大機械翻訳】

, , , , , , , , , , , , , ,
, 【Automatic Indexing@JST】

トランジスタ , 半導体集積回路

, , , , ,

前のページに戻る