オンチップ教師なしSTDP学習を用いたパターン認識のためのスパイキングニューラルネットワークのCMOS回路実装【JST・京大機械翻訳】

Vohra Sahibia Kaur; Thomas Sherin A; Sakare Mahendra; Das Devarshi Mrinal

プレプリント

J-GLOBAL ID：202202207646594330 整理番号：22P0328852

オンチップ教師なしSTDP学習を用いたパターン認識のためのスパイキングニューラルネットワークのCMOS回路実装【JST・京大機械翻訳】

CMOS Circuit Implementation of Spiking Neural Network for Pattern Recognition Using On-chip Unsupervised STDP Learning

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (4件)： , , ,
資料名：
発行年： 2022年04月09日プレプリントサーバーでの情報更新日： 2022年04月09日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

高速と低電力での大量のデータの計算は,エネルギー効率の良い計算アーキテクチャを必要とする。バイオインスパイアードスパイクタイミング依存塑性学習(STDP)によるスパイキングニューラルネットワーク(SNN)は,従来の人工ニューラルネットワーク(ANN)よりもエネルギー効率の良い神経形態システムに対する有望な解決策である。STDP学習によるSNNに関する以前の研究は,主に製作するのが難しいメムリスティブデバイスを使用する。SNNに関するいくつかの報告研究は,ソフトウェアベースであり,回路実装の課題に完全な洞察を与えないメムリスタマクロモデルを利用する。本論文では,標準CMOS技術におけるオンチップ教師なしSTDP学習を特徴とするSNNシステムの全回路レベル実装を初めて提示した。それは,ニューラルネットワークを訓練するためにFPGA,CPUまたはGPUの使用を含んでいない。180nm CMOS技術を用いたパターン分類のためのオンチップ訓練と推論によるSNNの完全な回路レベル設計,実装とシミュレーションを実証した。提案したSNN回路の以前の関連研究との比較も行った。レートベース学習を必要とするアプリケーションシナリオのためのCMOSシナプス回路の多用途性を実証するために,ペアベースSTDP回路を調整し,Bienenstock-Cooper-Munro(BCM)特性を得て,それを心拍数分類に適用した。【JST・京大機械翻訳】

, , , , , , , , ,
, , , , , 【Automatic Indexing@JST】

ニューロコンピュータ , 人工知能 , 脳・神経系モデル

, , , , , , ,

前のページに戻る