ダイナスタイル強化学習によるアナログ回路設計【JST・京大機械翻訳】

Lee Wook; Oliehoek Frans A.

プレプリント

J-GLOBAL ID：202202211908747319 整理番号：22P0209855

ダイナスタイル強化学習によるアナログ回路設計【JST・京大機械翻訳】

Analog Circuit Design with Dyna-Style Reinforcement Learning

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (2件)： ,
資料名：
発行年： 2020年11月15日プレプリントサーバーでの情報更新日： 2020年11月15日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

本研究では,アナログ回路設計に対する学習ベースアプローチを提示し,そこでは,目標が特定の設計制約を受ける回路性能を最適化することである。この問題を最適化に挑戦する側面の一つは,シミュレーションによる候補構成の性能を測定することが,特にレイアウト後設計において計算的に高価であることである。さらに,多数の設計制約と関連量間の相互作用が問題複合体を複雑にする。したがって,人間の設計者を支援するのに,実行可能な解決策の全体空間に関する知識を得ることが望ましい。これらの課題に取り組むために,モデルベース強化学習からインスピレーションを取り上げ,2つの重要な特性を有する方法を提案した。最初に,それは,シミュレーションの必要な数を減らすために,ニューラルネットワークによって近似された性能の代理モデル,すなわち,報酬モデルを学習する。第2に,確率的政策発生器を用いて,制約を満たす多様な解空間を探索する。DynaOptを呼んだDyna型最適化フレームワークにこれらを結合し,2段演算増幅器の回路ベンチマークに関する性能を経験的に評価した。結果は,政策を訓練するために20,000回路シミュレーションを適用したモデルフリー法と比較して,DynaOptは500シミュレーションだけによるスクラッチからの学習によってさらに優れた性能を達成することを示した。【JST・京大機械翻訳】

, , , , , , , , , , , ,
, , , 【Automatic Indexing@JST】

人工知能 , 脳・神経系モデル , 集積回路一般

, ,

前のページに戻る