ロバスト遅延解析を用いたハードウェアトロイジャン検出のための変動性を意識したゴールデン参照フリー方法論【JST・京大機械翻訳】

Vaikuntapu Ramakrishna; Sahula Vineet; Bhargava Lava

プレプリント

J-GLOBAL ID：202202213136408508 整理番号：22P0278828

ロバスト遅延解析を用いたハードウェアトロイジャン検出のための変動性を意識したゴールデン参照フリー方法論【JST・京大機械翻訳】

Variability aware Golden Reference Free methodology for Hardware Trojan Detection Using Robust Delay Analysis

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (3件)： , ,
資料名：
発行年： 2022年01月16日プレプリントサーバーでの情報更新日： 2022年01月16日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

多くのfables半導体企業は,それらの設計を第三者製作住宅に委託する。製造住宅を含むアウトソーシング後のチェーンの信頼性は確立されていないので,悪意のある意図がある間の敵対は,ハードウェアトロイーン(HTs)を挿入することによって設計を改ざす可能性がある。そのようなHTの検出は,チップの信頼と完全性を保証するために最も重要である。しかし,サイドチャネル解析に基づく検出技術の効率は,プロセス変動によって大きく影響を受ける。本論文では,トポロジー的に対称な経路の遅延を分析することによってHTを検出する方法論を提案した。HT検出の参照としてゴールデンICに依存するよりも,提案技法は自己参照の概念を採用した。本研究では,ICにおけるトポロジー的に対称な経路の遅延が,プロセス変動によって同様に影響を受けるという事実を活用した。プロセス変動によって最小影響を受けるトポロジー的に対称な経路を選択する手順を提示した。さらに,そのような経路が本質的に設計に存在しないならば,余分な論理ゲートを挿入することによってトポロジー的に対称な経路を作成するための技術を提案した。ISCAS-85ベンチマークで行ったシミュレーションは,提案方法が3%以下の偽陽性率で100%の真の陽性率を達成できることを立証した。実験では,閾値電圧(V_th)において,最大15%のイントラダイと20%のダイ間の変動を考慮した。【JST・京大機械翻訳】

, , , , , , , , , ,
, , , , , 【Automatic Indexing@JST】

データ保護 , 半導体集積回路

, , , , ,

前のページに戻る