抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
エネルギー効率,セキュリティおよびプライバシーに対する傾向は,マイクロコントローラにDNNを配置する最近の焦点を導いた。しかし,計算とメモリ資源の限界は,これらのシステムにおいて展開可能なMLモデルのサイズと複雑性を制限する。抵抗不揮発性メモリ(NVM)技術に基づく計算-In-Memoryアーキテクチャは,最新のDNNに固有の高性能で低電力の計算とメモリ要求を満足させる大きな有望性を持っている。それにもかかわらず,これらの技術は,まだ未熟であり,固有アナログドメインノイズ問題とNVM構造における負の重みを表すことができないことの両方を受け,ADCsとDACに同時衝撃を伴う大きなクロスバーサイズに陥る。本論文では,これらの課題に取り組むための訓練フレームワークを提供し,定量的に回路レベル効率利得を評価した。まず,2つの貢献を行った:まず,DNNの個々の層を調整する必要性を除去する訓練アルゴリズムを提案し,層重みと活性化を交差する均一性を保証した。これは,再利用できるアナログブロックを保証し,周辺ハードウェアは実質的に減少した。第二に,NAS法を用いて,単極加重(全正または全負重み)行列/サブ行列の使用を提案した。重量単極性は,単純化アナログ周辺に導くクロスバー面積を倍加する必要性を逸脱する。CIFAR10とHARアプリケーションを用いて,4ビットと2ビットデバイスを用いてクロスバーをマッピングすることにより,この方法を検証した。HARに対して2ビットのみの重みを用いて,92:91%の精度(95%浮動点)を達成した。提案した技術の組合せは,80%の面積改善と45%までのエネルギー削減をもたらした。【JST・京大機械翻訳】