チップ設計における配置とルーティングのための機械学習に向けて:方法論的概観【JST・京大機械翻訳】

Yan Junchi; Lyu Xianglong; Cheng Ruoyu; Lin Yibo

プレプリント

J-GLOBAL ID：202202215622458455 整理番号：22P0296176

チップ設計における配置とルーティングのための機械学習に向けて:方法論的概観【JST・京大機械翻訳】

Towards Machine Learning for Placement and Routing in Chip Design: a Methodological Overview

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (4件)： , , ,
資料名：
発行年： 2022年02月28日プレプリントサーバーでの情報更新日： 2022年02月28日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

プラズモンとルーティングは,現代のチップ設計フローにおける2つの不可欠で挑戦的な(NP困難)タスクである。発見的方法またはエキスパート-井戸設計アルゴリズムを用いた従来のソルバと比較して,機械学習は,そのデータ駆動特性によって有望な見通しを示し,それは知識および先物にあまり依存せず,その高度な計算パラダイム(例えばGPU加速を有する深いネットワーク)によって潜在的にスケーラブルである。この調査は,古典的学習フリーソルバに関する簡潔な記述で,配置とルーティングの基本の導入から始まった。次に,配置とルーティングのための機械学習における最近の進展に関する詳細レビューを提示する。最後に,将来の研究の課題と機会を論じた。【JST・京大機械翻訳】

, , , , , , , , , , , ,
, , 【Automatic Indexing@JST】

人工知能

, , ,

前のページに戻る