文献
J-GLOBAL ID:202202215873299387   整理番号:22A0631247

WL-WD:相変化メモリのための書込み外乱誤差を軽減するための摩耗レベル化ソリューション【JST・京大機械翻訳】

WL-WD: Wear-Leveling Solution to Mitigate Write Disturbance Errors for Phase-Change Memory
著者 (4件):
資料名:
巻: 10  ページ: 11420-11431  発行年: 2022年 
JST資料番号: W2422A  ISSN: 2169-3536  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
相変化メモリ(PCM)は,高速アクセス時間とバイトアドレス性のような魅力的な特性のため,有望な非揮発性メモリデバイスである。しかし,PCMは,耐久性と書き込み障害の弱点のため,主メモリとしてまだ使用が困難である。従来の摩耗レベルアルゴリズムは,短い耐久性を扱うことを試みたが,しかし,両方の問題は,PCMへの書き込み操作によって引き起こされても,書き込み障害の課題に取り組まれていない。本論文では,持久力だけでなく,書き込み外乱にも対処する摩耗レベルアルゴリズムを提案した。書込み外乱誤差と短い持久問題は,主にホットアドレスで行われるという観測から,提案したアルゴリズムは,最初にホットアドレスを検出し,それらを「ホット」領域に写像し,それは,外乱誤差を書き込み,効果的な摩耗レベルをサポートするためにロバストになるように設計されたメモリ領域である。’ホット’領域は特定の部分に固定されないが,あらゆるセルが均一な方法で’ホット’領域に属するように,全メモリ空間にわたって移動する。一方,ハードウェアオーバヘッドを低減するために,簡単な線形マッピングにより,コールドアドレスを「正常」メモリ領域にマッピングした。提案したアルゴリズムは,サイクル当たりわずかな命令(IPC)劣化だけによって,70%以上の書き込み外乱誤差を減少することができた。さらに,摩耗レベル性能は,他の摩耗レベルアルゴリズムと比較して3%以上強化された。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (5件):
分類
JSTが定めた文献の分類名称とコードです
音響信号処理  ,  音声処理  ,  信号理論  ,  レーダ  ,  無線通信一般 

前のページに戻る