基板トレンチによる超伝導コプレーナ共振器とキュービット設計における参加低減の解析的モデリング【JST・京大機械翻訳】

Murray Conal E.

プレプリント

J-GLOBAL ID：202202216554816930 整理番号：22P0106319

基板トレンチによる超伝導コプレーナ共振器とキュービット設計における参加低減の解析的モデリング【JST・京大機械翻訳】

Analytical modeling of participation reduction in superconducting coplanar resonator and qubit designs through substrate trenching

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (1件)：
資料名：
発行年： 2020年01月30日プレプリントサーバーでの情報更新日： 2020年08月25日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

※このプレプリント論文は学術誌に掲載済みです。なお、学術誌掲載の際には一部内容が変更されている可能性があります。

共平面導波路(CPW)と量子ビットにおける誘電損失の低減を目的とする戦略は,上部のメタライゼーションのギャップ内の下地基板におけるトレンチの生成を含む。これらの設計における表面および界面上に存在する汚染層の参加は,接地面と導体のメタライゼーションの間の有効誘電特性の変化により減少できる。有限要素法は,この減少を定量化するために以前に適用されてきたが,小から中間の基板トレンチ深さを持つ形状に一意的に対処できる解析手法を提示した。コンフォーマルマッピング技法は,基板トレンチなしで変換CPWと量子ビット形状を生成するが,不均一汚染層厚さを生成する。この変動をパラメータ化することにより,メタライゼーションコーナーとエッジ近傍の電場強度における特異点を適切に捉える二次元,解析的近似の使用により表面参加を計算することができる。用例は,トレンチ側壁による基板対空気表面参加の初期増加と有効誘電率の減少による表面関与の全体的な減少を捉える基板トレンチ深さに関する2つの領域を実証し,この表面上の損失正接を抽出するための実験的測定と比較した。【JST・京大機械翻訳】

, , , , , , , , , , , , ,
, 【Automatic Indexing@JST】

Josephson接合・素子 , 共振器 , その他の計算機 , 超伝導体の物性一般

, , , , , , ,

前のページに戻る