深層強化学習によるドメイン知識ベース自動アナログ回路設計【JST・京大機械翻訳】

Cao Weidong; Benosman Mouhacine; Zhang Xuan; Ma Rui

プレプリント

J-GLOBAL ID：202202217821007325 整理番号：22P0295797

深層強化学習によるドメイン知識ベース自動アナログ回路設計【JST・京大機械翻訳】

Domain Knowledge-Based Automated Analog Circuit Design with Deep Reinforcement Learning

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (4件)： , , ,
資料名：
発行年： 2022年02月26日プレプリントサーバーでの情報更新日： 2022年02月26日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

アナログ回路の設計自動化は集積回路分野における長年の課題である。本論文は,目標が望ましい回路仕様を満たすためのデバイスパラメータを見つけるため,プレレイアウト段階でアナログ回路の設計を促進する深層強化学習法を示した。提案アプローチは,アナログ回路設計(例えば,回路トポロジーと回路仕様間の結合)のドメイン知識に頼る経験した人間設計者に触発され,この問題に取り組む。すべての事前方法とは異なり,著者らの方法は,最初に,グラフベースのポリシーネットワークによるポリシー学習にそのような重要なドメイン知識を組み込み,それによって,回路パラメータと設計ターゲットの間の関係を最も良くモデル化する。典型的な回路に関する実験結果は,それが既存の最良性能方法の1.5x効率で人間レベル設計精度(~99%)を達成することを示した。また,著者らの方法は,回路性能最適化における仕様と最適性により良い一般化能力を示す。さらに,異なる半導体技術にわたる多様なアナログ回路の設計に適用し,従来の半導体技術によるアナログ回路の1つの特定のタイプを設計する際の事前アドホック法の限界を破る。【JST・京大機械翻訳】

, , , , , , , , , , ,
, , , , , , 【Automatic Indexing@JST】

半導体集積回路 , 集積回路一般

, ,

前のページに戻る