抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
広範囲の第三者知的財産(3PIP)コアのアベイラビリティは,集積回路(IC)設計者がASIC/SoCにおける高レベル特徴の設計に焦点を当てることを可能にした。ICの大規模な増殖は,様々な悪心な理由のために,それらの回路を活用することを追求する不良アクターの数の増加をもたらす。これは,集積回路が社会のあらゆる側面に影響するので,驚くべきものではない。したがって,IC設計で使用される3PIPコアに,未信頼のベンダーによって驚異的に注入される,悪意のある論理(Hardware Trojan,HT)は,現在の脅威である。本論文では,ゴールデンモデルのない合成可能IPコアを含む設計におけるトリガベースHTの同定のための方法を検討した。具体的には,ベンダーから取得したネットリストに基づいて純粋にICに組み込まれたトリガーを検出することにより,ハードウェアトロジャンを検出する方法を開発した。GATE-Net,教師つきコントラスト学習を用いて訓練されたグラフ畳込みネットワーク(GCN)に基づく深層学習モデルを提案し,対応するネットリストのみを用いてランダムに挿入されたトリガーを含むフラッギング設計を行った。提案アーキテクチャは最先端の学習モデルに対して顕著な改善を達成し,コンビナトリアルトリガに対する検出性能における平均46.99%の改善と,多様な回路タイプにわたる逐次トリガに対する21.91%の改善を達成した。厳密な実験,定性的および定量的性能評価を通して,GATE-Netの有効性およびHT検出のためのGATE-Netの教師つきコントラスト訓練を示した。【JST・京大機械翻訳】