ハードウェアジェネレータへのソースレベルデバッギングフレームワークの導入【JST・京大機械翻訳】

Zhang Keyi; Asgar Zain; Horowitz Mark

プレプリント

J-GLOBAL ID：202202219584843191 整理番号：22P0302392

ハードウェアジェネレータへのソースレベルデバッギングフレームワークの導入【JST・京大機械翻訳】

Bringing Source-Level Debugging Frameworks to Hardware Generators

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (3件)： , ,
資料名：
発行年： 2022年03月10日プレプリントサーバーでの情報更新日： 2022年03月10日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

高レベルハードウェア発生器は,設計技術者の生産性を著しく増加させた。それらは,複雑な設計を表現するのに必要な反復を減らし,より構成性を可能にするためのソフトウェア工学構築体を使用する。しかし,これらの利益は,デバッギングインフラストラクチャが不足し,通常,再生できないRTLコードをデバッグするハードウェアデザイナを必要とする。本論文では,最新のソフトウェアソースレベルデバッギングフレームワークをハードウェア発生器から作成したRTLに接続するフレームワークについて述べた。著者らの作業プロトタイプは,RocketChip(Chisel)のような発電機に対する統合開発環境(IDE)経験を提供し,設計者が複雑なソースコードにおけるブレークポイントをセットし,RTLシミュレーション状態をソースレベル変数に関連付け,そして,ほとんどシミュレーションオーバヘッド(5%未満)で,前方および後方デバッギングを行う。【JST・京大機械翻訳】

, , , , , , , , ,
, , , , 【Automatic Indexing@JST】

計算機システム開発 , 応用プログラミング言語

前のページに戻る