短チャネルFinFETにおける強誘電性注入増強静電制御の解析的モデリング【JST・京大機械翻訳】

Ciou Jhang-Yan; De Sourav; Chien-Wei-Wang; Lin Wallace; Lee Yao-Jen; Lu Darsen

プレプリント

J-GLOBAL ID：202202219838021910 整理番号：21P0041317

短チャネルFinFETにおける強誘電性注入増強静電制御の解析的モデリング【JST・京大機械翻訳】

Analytical Modelling of Ferroelectricity Instigated Enhanced Electrostatic Control in Short-Channel FinFETs

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (6件)： , , , , ,
資料名：
発行年： 2020年07月26日プレプリントサーバーでの情報更新日： 2021年04月07日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

本研究では,TCADを用いて25nm~100nmの範囲のチャネル長を有する負容量二重ゲートFinFETをシミュレートした。結果は,負のキャパシタンスが,ドレイン誘起障壁低下効果と同様に,サブ閾値スイングを著しく低減することを示した。この改善は,短いチャネルデバイスに対して,長いものより著しく顕著であり,それは,スケールMOSFETのための負容量ゲートスタックの,大きな利点を実証した。短いチャネルデバイスに対するサブ閾値スイング改善を定量化するためにコンパクトな解析的定式化を開発した。【JST・京大機械翻訳】

, , , ,
, , , , , , , , 【Automatic Indexing@JST】

トランジスタ

, , , , , ,

前のページに戻る