アナログRRAMベーススパイキングニューラルネットワークにおける不均一性を補償するためのハードウェア較正学習【JST・京大機械翻訳】

Moro Filippo; Esmanhotto E.; Hirtzlin T.; Castellani N.; Trabelsi A.; Dalgaty T.; Molas G.; Andrieu F.; Brivio S.; Spiga S.; Indiveri G.; Payvand M.; Vianello E.

プレプリント

J-GLOBAL ID：202202220147972010 整理番号：22P0287706

アナログRRAMベーススパイキングニューラルネットワークにおける不均一性を補償するためのハードウェア較正学習【JST・京大機械翻訳】

Hardware calibrated learning to compensate heterogeneity in analog RRAM-based Spiking Neural Networks

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手
高度な検索・分析はJDreamⅢで

この文献はプレプリントです。プレプリントについてはこちらをご確認ください。

著者 (13件)： , , , , , , , , , , , ,
資料名：
発行年： 2022年02月10日プレプリントサーバーでの情報更新日： 2022年02月10日
JST資料番号： O7000B 資料種別：プレプリント
記事区分：プレプリント発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

スパイキングニューラルネットワーク(SNN)は,低電力信号処理のためのアナログ抵抗ランダムアクセスメモリ(RRAM)ベースの回路の完全な電力を打ち消すことができない。それらの固有の計算スパース性は,エネルギー効率の利益をもたらす。ロバストSNNを実装する主な課題は,アナログCMOS回路とRRAM技術の本質的変動性(不均一性)である。本研究では,130nmの技術ノードを用いて設計し製作したRRAMベースの神経形態学的回路の性能と変動性を評価した。これらの結果に基づいて,学習回路を測定データで較正するNeuromorphic Hardware Calibated(NHC)SNNを提案した。オフチップ学習フェーズにおける測定不均一性特性を考慮することにより,NHC SNNはハードウェア非理想性を自己補正し,高精度でベンチマークタスクを解くことを学習する。本研究は,時間的タスクにおける分類精度を増加させるためのニューロンとシナプスの不均一性に対処する方法を示す。【JST・京大機械翻訳】

, , , , , , , , , ,
, , , , , , 【Automatic Indexing@JST】

半導体集積回路

, , , , , , ,

前のページに戻る