文献

J-GLOBAL ID：202202230337877106   整理番号：22A0287138

elfPlace:大規模異種FPGAのための静電気ベース配置【JST・京大機械翻訳】

elfPlace: Electrostatics-Based Placement for Large-Scale Heterogeneous FPGAs

著者 (4件)： Meng Yibai (Center for Energy-Efficient Computing and Applications, School of EECS, Peking University, Beijing, China) ,  Li Wuxi (Vivado Implementation Team, Xilinx Inc., San Jose, CA, USA) ,  Lin Yibo (Center for Energy-Efficient Computing and Applications, School of EECS, Peking University, Beijing, China) ,  Pan David Z. (Department of Electrical and Computer Engineering, University of Texas at Austin, Austin, TX, USA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 41  号： 1  ページ： 155-168  発行年： 2022年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： elfPlaceは,大規模不均一フィールドプログラマブルゲートアレイ(FPGA)のための平面非線形配置アルゴリズムである。ePlaceによって最初に提案された配置と静電システムの間の類似性を採用して,FPGA設計における異種ブロックに取り組むためにそれを拡張した。高速でロバストな数値収束を有する充足可能な解品質を達成するために,前処理技術および正規化サブ勾配ベース乗算器更新方式と共に拡張Lagrange定式化を提案した。また,純粋ワイヤ長最小化に加えて,著者らは,同時に,可燃性,ピン密度,および下流クラスタリング適合性を最適化するための統一インスタンス領域調整方式を提案した。さらに,グローバル配置を高速化するためのランツーラン決定論的GPU加速技術を提案した。ISPD2016ベンチマークスイートに関する著者らの実験は,elfPlaceが4つの最先端のFPGA配置者UTPlaceF,RippleFPGA,GPlace3.0,およびUTPlaceF-DLを,競合ランタイムを有する経路線長において,それぞれ13.5%,10.2%,8.8%,および7.0%に優ることを示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  最適化 ,  *静電気 ,  乗算器 ,  長さ ,  クラスタ化 ,  適応性 ,  可燃性 ,  高速化 ,  定式化 ,  正規化 ,  ロバスト性 ,  *FPGA
準シソーラス用語： 配線長 ,  決定論 , 【Automatic Indexing@JST】

分類 (2件)： CAD,CAM  (JE10000A) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： 大規模 ,  FPGA ,  静電気