文献

J-GLOBAL ID：202202237101454065   整理番号：22A1175433

真空金属酸化物半導体電界効果トランジスタによる積層酸化物無接合高Kの数値研究【JST・京大機械翻訳】

A Numerical Investigation of Stacked Oxide Junctionless High K with Vaccum Metal Oxide Semiconductor Field Effect Transistor

著者 (4件)： Darwin S. (Department of Electronics and Communication Engineering, Dr.Sivanthi Aditanar College of Engineering, Tiruchendur, Tamilnadu, India) ,  Rega A. (Department of Electronics and Communication Engineering, Dr.Sivanthi Aditanar College of Engineering, Tiruchendur, Tamilnadu, India) ,  Samuel T. S. Arun (Department of Electronics and Communication Engineering, National Engineering College, Kovilpatti, Tamilnadu, India) ,  Vimala P. (Department of Electronics and Communication Engineering, Dayananda Sagar College of Engineering, Bangalore, Karnataka, India)
資料名： Silicon  (Silicon)
巻： 14  号： 6  ページ： 2647-2654  発行年： 2022年 
JST資料番号： W4947A  ISSN： 1876-9918  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 周囲ゲート(DUM-HIK-VAC-JLSG-MOSFET)を有する真空ベース二重材料接合レストランジスタとの,高誘電率材料のアマルガム化を,この論文で研究した。DUM-HIK-VAC-JLSG-MOSFETの多様な酸化物ゲートスタックアーキテクチャは,チャネル収縮により発生する。チャネル領域,電場(横方向,横方向),相互コンダクタンス,電子電流密度およびドレイン電流における電位分布のような様々なパラメータの評価を解析し,DUM-HIK-VAC-JLSG-MOSFETと単一材料ゲート接合無し高kおよび真空二重ゲートMOSFET(SIM-HIK-VAC-JLSG-MOSFET)の間の比較状態を解析した。ゲート酸化物スタックとしての真空と周囲のゲート構造二重材料を有する接合レストランジスタとの,高誘電率材料の混合は,デバイス収縮効果を緩和するための最優先性を達成し,I_ON電流(10-3A/μm)を上げ,10-18A/μmの漏れ電流I_OFFを減少させ,I_ON/I_OFF比を1015に増加させた。デバイスシミュレーションのスケーラビリティと応答性を保証するために,Synopsys TCADシミュレータツールを用いた。Copyright Springer Nature B.V. 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電場 ,  電流 ,  *酸化物 ,  MOSFET ,  漏れ電流 ,  電位分布 ,  電流密度 ,  パラメータ ,  相互コンダクタンス ,  ゲート【半導体】
準シソーラス用語： 二重ゲート ,  ゲート酸化膜 ,  ドレイン電流 ,  TCAD ,  デバイスシミュレーション , 【Automatic Indexing@JST】

著者キーワード (4件)： 高誘電率 ,  真空 ,  二重ゲート ,  無接合

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： 真空 ,  金属酸化物半導体 ,  電界効果トランジスタ ,  酸化物 ,  数値 ,  研究