文献

J-GLOBAL ID：202202246905870048   整理番号：22A0977398

5nm技術ノード設計,最適化,性能評価におけるカーボンナノチューブSRAM 第1部:CNFETトランジスタの最適化【JST・京大機械翻訳】

Carbon Nanotube SRAM in 5-nm Technology Node Design, Optimization, and Performance Evaluation-Part I: CNFET Transistor Optimization

著者 (12件)： Chen Rongmei (IMEC, Leuven, Belgium) ,  Chen Lin (School of Microelectronics, Beihang University, Beijing, China) ,  Liang Jie (School of Microelectronics, Shanghai University, Shanghai, China) ,  Cheng Yuanqing (School of Microelectronics, Beihang University, Beijing, China) ,  Elloumi Souhir (Microelectronics Department, LIRMM, CNRS, University of Montpellier, Montpellier, France) ,  Lee Jaehyun (Synopsys, Ltd., Glasgow, U.K.) ,  Xu Kangwei (School of Microelectronics, Beihang University, Beijing, China) ,  Georgiev Vihar P. (School of Engineering, University of Glasgow, Glasgow, U.K.) ,  Ni Kai (Department of Microsystems, Rochester Institute of Technology, Rochester, NY, USA) ,  Debacker Peter (IMEC, Leuven, Belgium) ,  Asenov Asen (School of Engineering, University of Glasgow, Glasgow, U.K.) ,  Todri-Sanial Aida (Microelectronics Department, LIRMM, CNRS, University of Montpellier, Montpellier, France)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 30  号： 4  ページ： 432-439  発行年： 2022年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,性能,安定性および電力効率の間のトレードオフに基づいて最適化された5nm技術ノードにおけるカーボンナノチューブ(CNT)電界効果トランジスタ(CNFET)ベースの静的ランダムアクセスメモリ(SRAM)設計を提案した。サイズ最適化に加えて,CNT密度,CNT直径,およびCNFETフラットバンド電圧を含む物理モデルパラメータを評価し,CNFET SRAM性能改善のために最適化した。最適化したCNFET SRAMを,Arizona状態大学[ASAP7nm FinFET予測技術モデル(PTM)]ライブラリに基づく最先端の7nm FinFET SRAMセルと比較した。提案したCNFET SRAMセルの読取,書き込みEDP,および静的電力は,FinFET SRAMセルと比較して,それぞれ67.6%,71.5%,および43.6%改善され,わずかに良い安定性を有することを見出した。CNFET SRAMセル内部と内部の両方でのCNT相互接続は,本論文のパートIIで議論される全炭素ベースSRAM(ACS)アレイを構成すると考えられる。銅配線を有する7nmFinFET SRAMセルを実装し,比較のために用いた。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 予測技法 ,  安定性 ,  *最適化 ,  *トランジスタ ,  電力 ,  配線 ,  FET【トランジスタ】 ,  相互接続 ,  *SRAM ,  RAM【メモリ】 ,  *カーボンナノチューブ ,  電力効率
準シソーラス用語： FinFET ,  銅配線 ,  モデルパラメータ ,  *CNTFET , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (9件)： ノード ,  設計 ,  最適化 ,  性能評価 ,  カーボンナノチューブ ,  SRAM ,  1部 ,  CNFET ,  トランジスタ