文献

J-GLOBAL ID：202202249030845078   整理番号：22A1063902

非常に高い利得と高い帯域幅を提供するQFGMOSベースgmブーストおよび適応バイアス2段増幅器【JST・京大機械翻訳】

A QFGMOS-Based g_m-Boosted and Adaptively Biased Two-Stage Amplifier Offering Very High Gain and High Bandwidth

著者 (6件)： Bansal Urvashi (ECE Department, Netaji Subhas University of Technology, New Delhi 110078, India) ,  Bakre Abhilasha (ECE Department, Netaji Subhas University of Technology, New Delhi 110078, India) ,  Kumar Prem (ECE Department, Netaji Subhas University of Technology, New Delhi 110078, India) ,  Yadav Devansh (ECE Department, Netaji Subhas University of Technology, New Delhi 110078, India) ,  Kumar Mohit (ECE Department, Netaji Subhas University of Technology, New Delhi 110078, India) ,  Raj Niranjan (ECE Department, Netaji Subhas University of Technology, New Delhi 110078, India)
資料名： Journal of Circuits, Systems, and Computers  (Journal of Circuits, Systems, and Computers)
巻： 31  号： 3  ページ： 2250056  発行年： 2022年 
JST資料番号： W0526A  ISSN： 0218-1266  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： シンガポール (SGP)  言語： 英語 (EN)

抄録/ポイント： 本研究では,高開ループ利得,高利得帯域幅積(GBW)および強化スルーレートを有する低電圧低電力二段CMOS増幅器を示した。提案した回路は,準浮動ゲート(QFGMOS)トランジスタを用いて,低電圧利得増強カスコードミラーと連結して,折りたたみカスコードg_m-ブーストセルを利用する。また,QFGMOSトランジスタを入力対と適応バイアスで用いて,提示した回路における大きな動的出力電流を容易にした。その結果,静的電力散逸の多くの増加なしに,スルーレートが強化された。回路の単一利得周波数(UGF)とdc利得は,それぞれ29.4[数式:原文を参照]MHzと132[数式:原文を参照]dBであった。増幅器は89[数式:原文を参照]μW電力消費で0.6[数式:原文を参照]V二重供給で動作し,51.5[数式:原文を参照]V/μsのほぼ対称な平均スルーレートを有した。モンテカルロおよびコーナー解析を含むすべてのシミュレーションを,スパイスツールの助けを借りて設計を検証するために180nm CMOS技術を用いて実行した。Copyright 2022 World Scientific Publishing Company All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： モンテカルロ法 ,  *増幅器 ,  速度 ,  対称性 ,  電圧 ,  トランジスタ ,  電力消費 ,  比率 ,  折畳み ,  縦続接続 ,  *利得 ,  *帯域幅 ,  開ループ系 ,  フローティングゲート
準シソーラス用語： 低電圧 ,  電圧利得 ,  利得帯域幅積 ,  スルーレート ,  カスコード , 【Automatic Indexing@JST】

著者キーワード (9件)： CMOS ,  2段階 ,  増幅器 ,  gm-ブースティング ,  適応バイアス ,  スルーレート ,  低電圧 ,  低電力 ,  QFGMOS

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (5件)： 利得 ,  帯域幅 ,  適応 ,  バイアス ,  増幅器