文献

J-GLOBAL ID：202202249948755821   整理番号：22A0482592

ICチップレベルハードウェアセキュリティのための物理的攻撃保護技術【JST・京大機械翻訳】

Physical Attack Protection Techniques for IC Chip Level Hardware Security

著者 (3件)： Nagata Makoto (Graduate School of Science, Technology and Innovation, Kobe University, Kobe, Japan) ,  Miki Takuji (Graduate School of Science, Technology and Innovation, Kobe University, Kobe, Japan) ,  Miura Noriyuki (Graduate School of System Informatics, Kobe University, Kobe, Japan)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 30  号： 1  ページ： 5-14  発行年： 2022年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 安全なハードウェアシステムは,実際の利用環境における集積回路(IC)チップに関する敵対的試みによって脅かされている。本論文は,暗号回路に関する物理的攻撃,ICチップにおける関連する脆弱性,およびシステム,回路,およびパッケージング技術の垂直統一における保護方式の概要を提供する。攻撃者の試みを感知するオンチップ監視回路の設計原理を議論し,Si実証器でテストした。マルチモーダルサイドチャネル攻撃に対する保護を確立するため,安全なICチップに対して物理的構造を調べた。電磁とレーザ攻撃に対する回避,検出,およびレジリエンスを達成するために,Si基板における背面埋込み金属(BBM)配線を,その前面相補型金属酸化物半導体(CMOS)回路と統一した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 集積回路 ,  包装技法 ,  ケイ素 ,  配線 ,  レジリエンス ,  多モード ,  CMOS ,  *サイバー攻撃
準シソーラス用語： オンチップ ,  シリコンウエハ ,  サイドチャネル攻撃 ,  脆弱性 ,  *ICチップ ,  暗号回路 ,  攻撃者 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： ICチップ ,  物理 ,  攻撃