文献

J-GLOBAL ID：202202254113479604   整理番号：22A0397959

シングルエンド差動シングルエンド電圧制御遅延線による低位相誤差小面積4相DLL【JST・京大機械翻訳】

Low-Phase-Error Small-Area 4-Phase DLL With a Single-Ended-Differential-Single-Ended Voltage-Controlled Delay Line

著者 (3件)： Tong Xingyuan (School of Electronic Engineering, Xi’an University of Posts and Telecommunications, Xi’an, China) ,  Wu Jinwu (School of Electronic Engineering, Xi’an University of Posts and Telecommunications, Xi’an, China) ,  Chen Dong (School of Electronic Engineering, Xi’an University of Posts and Telecommunications, Xi’an, China)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 69  号： 1  ページ： 25-29  発行年： 2022年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： この短報では,低位相誤差,低電力消費,および小面積の4相遅延同期ループ(DLL)を,ディジタル変換アプリケーションのために提示する。これらの多重出力信号の位相均一性を改善するために,高度に整合した単一終端微分単一終端電圧制御遅延線を提案した。ディジタル補助デューティサイクル補正器を設計し,出力信号の幅を調整し,パルス幅誤差を低減し,各出力信号のデューティサイクルを約50%にした。0.18μm CMOS技術を用いて設計して,このDLLは111.32μm×82.74μmの活性領域を占める。1.8V電源電圧と250MHz動作周波数によって,このDLLの測定した電力消費と出力位相誤差率は,それぞれ2.28mWと1.3%であった。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電力消費 ,  *電圧制御 ,  *遅延線 ,  微分 ,  多重化 ,  補正装置 ,  応用プログラム ,  *位相 ,  パルス幅 ,  CMOS
準シソーラス用語： 電源電圧 ,  *位相誤差 ,  デューティサイクル ,  低電力化 ,  動作周波数 , 【Automatic Indexing@JST】

分類 (2件)： 信号理論  (ND02020G) ,  無線通信一般  (ND08010L)

タイトルに関連する用語 (6件)： 差動 ,  電圧制御 ,  遅延線 ,  位相誤差 ,  面積 ,  DLL