文献
J-GLOBAL ID:202202257013396309   整理番号:22A0630823

VCDLベースの開ループ時間領域比較器を有する12ビット20kS/s 640-nW SAR ADC【JST・京大機械翻訳】

A 12-Bit 20-kS/s 640-nW SAR ADC With a VCDL-Based Open-Loop Time-Domain Comparator
著者 (6件):
資料名:
巻: 69  号:ページ: 359-363  発行年: 2022年 
JST資料番号: W0347A  ISSN: 1549-7747  CODEN: ITCSFK  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
この短報は12ビット超低電力非同期連続近似レジスタ(SAR)アナログディジタル変換器(ADC)を提示した。電圧制御遅延線(VCDL)ベースの開ループ時間領域比較器を提案し,解析し,低雑音と超低電力性能を達成した。混合スイッチング方式,分割容量ディジタルツーアナログ変換器(CDAC)アレイ,および同期データ加重平均化(DWA)キャリブレーションブロックを採用することによって,提案したSAR ADCは,20×200kS/sで1.8Vから0.8Vまで動作することができた。設計したADCは0.18μmCMOSプロセスで製作し,測定結果は,提案したSAR ADCが20kS/sで0.8V電源から647nWの電力消費で65dBのSNDRを達成することを示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
AD・DA変換回路 

前のページに戻る