文献

J-GLOBAL ID：202202261094771308   整理番号：22A0630896

「位相リセット」スキームによる6.15±10.9Gb/s 0.58 pJ/ビット基準レスハーフレートクロックとデータ回復【JST・京大機械翻訳】

A 6.15-10.9 Gb/s 0.58 pJ/Bit Reference-Less Half-Rate Clock and Data Recovery With “Phase Reset” Scheme

著者 (6件)： Xiao Wenbo (School of Microelectronics, Engineering Research Center of Integrated Circuits for Next-Generation Communications, Ministry of Education, Southern University of Science and Technology, Shenzhen, China) ,  Huang Qiwei (School of Microelectronics, Engineering Research Center of Integrated Circuits for Next-Generation Communications, Ministry of Education, Southern University of Science and Technology, Shenzhen, China) ,  Mosalam Hamed (School of Microelectronics, Engineering Research Center of Integrated Circuits for Next-Generation Communications, Ministry of Education, Southern University of Science and Technology, Shenzhen, China) ,  Zhan Chenchang (School of Microelectronics, Engineering Research Center of Integrated Circuits for Next-Generation Communications, Ministry of Education, Southern University of Science and Technology, Shenzhen, China) ,  Li Zhiqun (Institute of RF- &OE-ICs, Southeast University, Nanjing, China) ,  Pan Quan (School of Microelectronics, Engineering Research Center of Integrated Circuits for Next-Generation Communications, Ministry of Education, Southern University of Science and Technology, Shenzhen, China)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 69  号： 2  ページ： 634-644  発行年： 2022年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,40nm CMOSにおける低電力注入同期発振器(ILO)型クロックとデータ回復(CDR)を示した。効率的な「位相リセット」方式を提案し,クロック位相をデータの上昇エッジに周期的に現実化した。周波数情報は,bang-bang位相検出器(BBPD)を用いて位相を整列した後に,データおよびクロックの上昇エッジを比較することによって抽出される。さらに,低電力注入同期二段リングディジタル制御発振器(ILDCO)を用いて,4相直交クロックを提供し,電力消費を大幅に低減した。提案したアーキテクチャに基づいて,製作したCDRは0.9V電源から5.8mWしか消費せず,一方,最大周波数において0.15UIppの測定したジッタ耐性(JTOL)で6.15から10.9Gb/s入力データにクロック信号を抽出でき,CDRがOC-192マスクを満たすことを示した。さらに,提案したCDRは,0.58pJ/ビットの電力効率の大幅な改善を示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *クロック ,  電力消費 ,  注入同期 ,  復調器 ,  ジッタ ,  *位相 ,  同期信号 ,  直交性 ,  計算機アーキテクチャ ,  電力効率 ,  CMOS
準シソーラス用語： 位相検出器 ,  低電力化 ,  注入同期発振器 , 【Automatic Indexing@JST】

分類 (3件)： データ通信  (ND11040A) ,  半導体集積回路  (NC03162T) ,  通信網  (ND07030A)

タイトルに関連する用語 (5件)： 位相 ,  リセット ,  スキーム ,  ビット ,  データ回復