文献
J-GLOBAL ID:202202265217475338   整理番号:22A0906337

性能を改善したソースポケット技術ヘテロゲート誘電体SOIトンネルFET【JST・京大機械翻訳】

Source pocket-engineered hetero-gate dielectric SOI Tunnel FET with improved performance
著者 (5件):
資料名:
巻: 143  ページ: Null  発行年: 2022年 
JST資料番号: W1055A  ISSN: 1369-8001  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,量子機械的バンドツーバンドトンネル(BTBT)機構を利用して動作する,ソースサイドSiGeポケットとヘテロゲート誘電体構造の平面トンネルFETデバイスを研究し,提案した。較正したSILVACO TCADデバイスシミュレータを使用して得られたシミュレーション結果は,このデバイスがヘテロゲート誘電体のため良好な両極性性能を示し,ソースポケットの使用は4.90mV/decの急峻な点サブ閾値スイング,25.31mV/decの平均サブ閾値スイングおよび0.23Vの閾値電圧をもたらすことを示す。ヘテロゲート誘電体を含むため,高κ誘電体長のドレイン電流値の変化を解析した。ポケット長とポケットドーピングを含むポケットパラメータによる移動特性の変化も報告した。5×1019cm-3のドーピング濃度を有する4nmSi_0.7Ge_0.3n+ポケットは,5.23×1011の最大ON-OFF電流比を示すことを見出した。また,本論文では,異なるTFET構造の比較研究を行い,その解析は,低電力およびエネルギー効率の良い応用に対して,提案したソースPocket-Engineered Heter Gate誘電体(SPE-HGD)TFETデバイスの可能性を明確に強調する。Copyright 2022 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る