文献

J-GLOBAL ID：202202266004784692   整理番号：22A1101171

高密度10kV SiCパワーモジュールインタフェイスのためのPCB統合フィールドグレーディングのBayes最適化【JST・京大機械翻訳】

Bayesian Optimization of PCB-Integrated Field Grading for a High-Density 10 kV SiC Power Module Interface

著者 (2件)： Cairnie Mark (Center for Power Electronics Systems, Bradley Department of Electrical and Computer Engineering, Virginia Polytechnic Institute and State University, Blacksburg, VA, USA) ,  DiMarino Christina (Center for Power Electronics Systems, Bradley Department of Electrical and Computer Engineering, Virginia Polytechnic Institute and State University, Arlington, VA, USA)
資料名： IEEE Transactions on Power Electronics  (IEEE Transactions on Power Electronics)
巻： 37  号： 7  ページ： 7590-7603  発行年： 2022年 
JST資料番号： D0211B  ISSN： 0885-8993  CODEN： ITPEE8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Bayes最適化を用いた自動数値最適化ワークフローと,新しい重み付け点間(POI)コスト関数を提案し,PCB統合電場等級付け構造に対して実証した。高密度絶縁システムのための従来の手動設計技術は,電場性能をシミュレートし,性能特性を手動で評価することを含み,許容可能な設計が達成されるまで反復する。提案技法は,市販のソフトウェアと有限要素法(FEM)パッケージに容易に実装できるスケーラブルで計算効率の良いコスト関数に基づいて,完全に自動化されたワークフローを可能にすることにより,これを改善する。ワークフローは,フィールドクラウディングを緩和するために採用されるPCB統合フィールドグレーディング構造で実証され,高密度10kVSiCモスフェットパワーモジュールの端末周辺のファイル均一性を改善する。モジュールハウジングと組み合わせた統合フィールド等級づけは,モジュールの部分的放電(PD)フリー動作を確実にしながら,6mmの電力端末間隔を可能にする。提案したワークフローは,競合する降下ベース技術と比較して,設計時間を3倍加速し,手動設計技術と比較したとき,7倍低い収束誤差で100倍である。さらに,最適化システムは以前の手動設計バージョンよりも38%良く実行され,実験的に11.6kVrms(16.4kVピーク)のPD開始電圧を示した。提案したワークフローは大規模システムにスケーラブルであり,広範囲の高密度,高電圧絶縁設計問題に適用できる。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 効率 ,  *最適化 ,  電圧 ,  電場 ,  放電 ,  有限要素法 ,  自動化 ,  電力 ,  実験 ,  費用関数 ,  大規模系 ,  端末装置 ,  ソフトウェア ,  こみあい効果 ,  ワークフロー
準シソーラス用語： 計算効率 , 【Automatic Indexing@JST】

分類 (2件)： 電力変換器  (NB08030B) ,  太陽光発電  (NB03090G)

タイトルに関連する用語 (6件)： SiC ,  PCB ,  統合 ,  フィールド ,  グレーディング ,  Bayes最適化