文献

J-GLOBAL ID：202202271686179416   整理番号：22A0979506

180nm CMOSにおける0.03ppm INLと106.3dB DRを用いた24b 2MS/s SAR ADC【JST・京大機械翻訳】

A 24b 2MS/s SAR ADC with 0.03ppm INL and 106.3dB DR in 180nm CMOS

著者 (6件)： Steensgaard Jesper (Analog Devices,Sequim,WA) ,  Reay Richard (Analog Devices,Santa Clara,CA) ,  Perry Raymond (Analog Devices,Santa Clara,CA) ,  Thomas Dave (Analog Devices,Santa Clara,CA) ,  Tu Geoffrey (Analog Devices,Santa Clara,CA) ,  Reitsma George (Analog Devices,Santa Clara,CA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ISSCC  ページ： 168-170  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究は,低から中速アプリケーションに対する精度,雑音,および電力の最適化を目的とする。ADC関数は,Nyquistレートデータ取得とオーバーサンプリング信号アプリケーションを含む広範囲の利用を収容する。雑音スペクトル密度(NSD)は0HzからFs/2=1MHzまで均一であり,従って,FoM1=DR+10log(BW/Power)は,デシメーションフィルタリングまたは他のDSPによって選択された任意のBWに対して同じである。SNDRは100kHzまでの周波数におけるフルスケール入力音に対するDRの1dB以内であり,従ってFoM2=SNDR+10log(BW/Power)は一次使用事例に対してFoM1と類似している。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  雑音 ,  電力 ,  応用プログラム ,  中速度 ,  データ収集 ,  *CMOS
準シソーラス用語： オーバサンプリング ,  SNDR ,  雑音スペクトル ,  デシメーションフィルタ ,  逐次比較型アナログ-ディジタルコンバータ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： CMOS ,  INL ,  SAR ,  ADC