文献

J-GLOBAL ID：202202272606684911   整理番号：22A0959713

再構成可能クラスDオーディオ増幅器のための106dB DRによる増分型ΔΣADC【JST・京大機械翻訳】

An Incremental-ΔΣ ADC With 106-dB DR for Reconfigurable Class-D Audio Amplifiers

著者 (5件)： Qureshi Waqar Ahmed (Department of Electrical, Computer, and Biomedical Engineering, University of Pavia, Pavia, Italy) ,  Salimath Arunkumar (STMicroelectronics, Cornaredo, Italy) ,  Botti Edoardo (APG Department, STMicroelectronics, Cornaredo, Italy) ,  Maloberti Franco (Department of Electrical, Computer, and Biomedical Engineering, University of Pavia, Pavia, Italy) ,  Bonizzoni Edoardo (Department of Electrical, Computer, and Biomedical Engineering, University of Pavia, Pavia, Italy)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 69  号： 3  ページ： 929-933  発行年： 2022年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： この短報は,オーディオアプリケーションを意図した高動的応答を達成するために,デルタシグマ変調器(ΔΣM)とインクリメンタルコンバータを結合することにより,ハイブリッドADCを提示する。この回路は,4b量子化器と3次ΔΣMを持つゼロ+一次増分コンバータを使用する。2つのバイナリ出力を結合することは,クラスD増幅器を直接駆動するための576-kHz6ビットバイナリフローを生成する。1/16のクロック周波数と1シフトDEM技法の増分運転に用いた4ビットフラッシュは,容量ミスマッチを補償し,-35dB_FS以下の入力信号に対するその影響を相殺した。0.18μm CMOSプロセスで作製した提案ADCは1.2mm2の活性領域を占め,1.8V電源で7.2mWを消費する。この回路は21kHz信号帯域幅に対して96.8/94.45/106dBのSNR/SNDR/DRを達成した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *増幅器 ,  変換器 ,  動的応答 ,  *音声増幅器 ,  活性部位 ,  回路 ,  量子化器 ,  *オーディオ機器 ,  応用プログラム ,  帯域幅 ,  CMOS
準シソーラス用語： クロック周波数 ,  SNDR ,  ΔΣ変調器 ,  入力信号 , 【Automatic Indexing@JST】

分類 (4件)： 半導体集積回路  (NC03162T) ,  音響信号処理  (BB03050C) ,  自然語処理  (JE06000L) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (5件)： 再構成可能 ,  クラス ,  オーディオ増幅器 ,  増分 ,  ADC