抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
近年のハイパフォーマンスコンピューティングでは,演算速度よりデータ転送速度がボトルネックとなってきている.ボトルネックを解消するには,ハードウェアによる手法とソフトウェアによる手法を適切に組み合わせる必要があるが,どのように組み合わせれば効果的に高速化できるかは明らかではない.特に,疎データを扱うワークロードではメモリアクセスにランダム性があることから解析的に実効性能を求めることが困難であり,高速化の効果を定量的に見積もることは難しい.東京工業大学が開発しているPMNet(Performance predictor of Memory Network)では,実際にワークロードを実行した際のトレース結果を使って,任意のメモリアーキテクチャにおける実行時間を推定する.PMNetを使えば,メモリアクセスを考慮したメモリアーキテクチャの性能を高速に見積もることができる.本報告の目的は,疎行列演算を扱うワークロードの実効性能を向上させるための設計指針を立てることである.まず,疎行列ベクトル積(SpMV;Sparse Matrix-Vector multiplication)を使ったPMNetの精度検証を行い,目的達成に十分な精度をもつことを示す.更に,IRDSロードマップのデバイスパラメタを使って,PMNetがターゲットとしている2028年に実現可能なプロセッサにおけるSpMVの性能を推測すると共に,高速化のための設計指針を検討する.(著者抄録)