文献
J-GLOBAL ID:202202274527882935   整理番号:22A1101600

拡大トンネル磁気抵抗比とユニバーサルSTT-MRAMセルを用いたアナログインメモリ計算の提案【JST・京大機械翻訳】

Proposal of Analog In-Memory Computing With Magnified Tunnel Magnetoresistance Ratio and Universal STT-MRAM Cell
著者 (7件):
資料名:
巻: 69  号:ページ: 1519-1531  発行年: 2022年 
JST資料番号: C0226B  ISSN: 1549-8328  CODEN: ITCSCH  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
メモリコンピューティング(IMC)は,エネルギー効率の良い人工知能アプリケーションのための有効な解決策である。アナログIMCは,アナログ対ディジタル変換器(ADC)による多重センシング増幅器の電力消費を失い,同時に高並列度でマルチラインデータの計算を完了する。ユニバーサル1トランジスタ1磁気トンネル接合(MTJ)スピン移動トルク磁気RAM(STT-MRAM)セルに基づいて,本論文は,アナログIMCを実現するための新規なトンネル磁気抵抗(TMR)比拡大法を実証した。低いTMR比とアナログ計算非線形性を含む以前の懸念を,デバイス-回路相互作用を用いて取り扱った。TMRは,デバイスと組み合わせたラッチ構造を用いて7500×拡大される。周辺回路は,メモリ内マトリックスベクトル乗算を可能にするために最小修正される。フィードバック構造を有する電流ミラーを,アナログ計算線形性と計算精度を強化するために実行した。提案した設計は,同時に,10242ビット入力と1ビット重量乗算(MAC)計算を同時にサポートした。本提案を28nm CMOSプロセスとMTJコンパクトモデルを用いてシミュレートした。積分非線形性は,従来の構造と比較して57.6%減少した。9.47~25.4TOPS/Wを,2ビット入力,1ビット重量,および4ビット出力畳込みニューラルネットワーク(CNN)で実現した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
AD・DA変換回路 

前のページに戻る