文献

J-GLOBAL ID：202202277124538184   整理番号：22A1100936

モノリシック積層による4F_ 2を超える高密度を有する2T_0C-DRAM用の新規な垂直チャネルオールアラウンド(CAA)In-Ga-Zn-OFET【JST・京大機械翻訳】

Novel Vertical Channel-All-Around (CAA) In-Ga-Zn-O FET for 2T0C-DRAM With High Density Beyond 4F² by Monolithic Stacking

著者 (22件)： Duan Xinlv (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Huang Kailiang (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Feng Junxiao (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Niu Jiebin (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Qin Haibo (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Yin Shihui (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Jiao Guangfan (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Leonelli Daniele (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Zhao Xiaoxuan (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Wang Zhaogui (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Jing Weiliang (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Wang Zhengbo (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Wu Ying (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Xu Jeffrey (Huawei Technologies Company, Ltd., Shenzhen, China) ,  Chen Qian (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Chuai Xichen (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Lu Congyan (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Wang Wenwu (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Yang Guanhua (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Geng Di (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Li Ling (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China) ,  Liu Ming (Key Laboratory of Microelectronics Device and Integrated Technology, Institute of Microelectronics of Chinese Academy of Sciences, Beijing, China)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 69  号： 4  ページ： 2196-2202  発行年： 2022年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 初めて,高密度4F2および長保持2T0C動的ランダムアクセスメモリ(DRAM)アプリケーションのためのスタック可能な垂直チャネル-オールアラウンド(CAA)In-O電界効果トランジスタ(IGZO FET)を提案した。デバイスは,チャネルとゲートスタックがプラズマ増強原子層堆積(PEALD)によって堆積されるバックエンドオブライン(BEOL)互換プロセスフローで製作される。デバイスの電気的性能に対するIGZOサイクル比とプラズマパワーの影響を調べた。最適化した50nmチャネル長CAA IGZO FETは,V_DS=1Vで1.8x10-17μA/μm以下のI_ON>30ΩμA/μmとI_OFFを達成した。CAA IGZO 2T0Cビットセルに対して300sの長い保持を実験的に検証し,超低リフレッシュ周波数を有する低電力2T0C DRAMの有力な候補となった。最後に,2T0Cビットセルを形成するために130nm臨界寸法(CD)を有する垂直CAA IGZO FETをモノリシックに積層することにより,4F2を超えるさらなる密度スケーリングに対して提案したBEOL互換2T0C DRAMの実現可能性を実証した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  プラズマ ,  性能 ,  FET【トランジスタ】 ,  長さ ,  応用プログラム ,  チャネル ,  スケーリング【計数】 ,  ゲート【半導体】 ,  *DRAM
準シソーラス用語： ゲートスタック ,  BEOL ,  チャネル長 ,  臨界寸法 ,  低電力化 ,  酸化インジウム・ガリウム・亜鉛 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 高密度 ,  DRAM ,  垂直チャネル