文献

J-GLOBAL ID：202202279607778606   整理番号：22A0979579

65nm CMOSにおけるDRAMグローバルバスラインのためのFFE結合接地強制バイアス技術で5.6mm以上の78.8fJ/b/mm 12.0Gb/s/ワイヤ容量駆動オンチップリンク【JST・京大機械翻訳】

A 78.8fJ/b/mm 12.0Gb/s/Wire Capacitively Driven On-Chip Link Over 5.6mm with an FFE-Combined Ground-Forcing Biasing Technique for DRAM Global Bus Line in 65nm CMOS

著者 (3件)： Lee Sangyoon (Seoul National University,Seoul,Korea) ,  Yun Jaekwang (Seoul National University,Seoul,Korea) ,  Kim Suhwan (Seoul National University,Seoul,Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ISSCC  ページ： 454-456  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： バーチャルリアリティ,人工知能,およびビッグデータの進歩は,高帯域幅メモリの需要が高まっている。従って,プレフェッチサイズはDRAM世代と共に増加し,グローバルバスライン数の増加を意味した。この数の増加はチップサイズを増加させると制限される。代わりに,車線当たりのデータレートは,より高いスループットのために増加できる。グローバルバスラインがDRAMチップのオンチップワイヤであるので,それらは容量的に駆動できる。事前研究[2],[3]は,従来の中継器よりも容量性駆動装置の優れた効率を示し,電圧スイング低減のコストでオンチップワイヤを駆動した。しかし,容量駆動ワイヤ[4]に明確なDCレベルが存在しないので,ワイヤバイアスは実装課題[3]でfrみ出される。相互接続におけるDC電位を定義するために,事前作業は,DCレベル[3]を定義するために,差動[2],[4],[5]または散逸静的電力を送った。残念なことに,これらのアプローチは,高密度でエネルギー効率の良いデータ転送を必要とするDRAMチップには好ましいものではない。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電圧 ,  電位 ,  電力 ,  *接地 ,  相互接続 ,  人工知能 ,  スループット ,  *金属線 ,  データ転送 ,  *DRAM ,  バーチャルリアリティ ,  *CMOS
準シソーラス用語： *オンチップ ,  データレート ,  ビッグデータ , 【Automatic Indexing@JST】

分類 (4件)： 符号理論  (ND02030R) ,  専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I) ,  音声処理  (JE05000E)

タイトルに関連する用語 (8件)： CMOS ,  DRAM ,  接地 ,  強制 ,  バイアス ,  ワイヤ ,  オンチップ ,  リンク