文献

J-GLOBAL ID：202202281122231600   整理番号：22A1175420

応答曲面法を用いたゲートオールアラウンド無接合トランジスタの最適化【JST・京大機械翻訳】

Optimization of Gate all-around Junctionless Transistor Using Response Surface Methodology

著者 (5件)： Ramesh R. (Device Modeling Laboratory, School of Electrical and Electronics Engineering, SASTRA Deemed University, Thanjavur, India) ,  Pon Adhithan (Device Modeling Laboratory, School of Electrical and Electronics Engineering, SASTRA Deemed University, Thanjavur, India) ,  Babu P. Dinesh (School of Mechanical Engineering, SASTRA Deemed University, Thanjavur, India) ,  Carmel Santhia (Device Modeling Laboratory, School of Electrical and Electronics Engineering, SASTRA Deemed University, Thanjavur, India) ,  Bhattacharyya Arkaprava (Device Modeling Laboratory, School of Electrical and Electronics Engineering, SASTRA Deemed University, Thanjavur, India)
資料名： Silicon  (Silicon)
巻： 14  号： 6  ページ： 2499-2508  発行年： 2022年 
JST資料番号： W4947A  ISSN： 1876-9918  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,応答表面方法論(RSM)-カスタム設計ベースの多目的最適化アプローチを提案し,n型およびp型ゲートの電気的挙動を,無接合トランジスタ(GAA JLT)のまわりで最適化した。提案方法は,ユニバーサル最適化と適合能力を結合して,アナログとディジタル回路応用に適した信頼できてコスト効率の良い最適化設計を提供する。デバイスの電気的パラメータに対してコンパクトな解析式を得た。開発した表現を用いて最適化に必要な多目的関数を構築した。提案方法は,デバイスの最適電気的および次元パラメータを提供して,シミュレーション時間の減少によってより良い性能を得る。最適設計をCMOSインバータ回路に組み込み,その性能も解析した。Copyright Springer Nature B.V. 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *最適化 ,  シミュレーション ,  最適設計 ,  *接合形トランジスタ ,  論理回路 ,  アナログ系 ,  *素子構造 ,  目的関数 ,  パラメータ ,  *ゲート【半導体】 ,  *応答曲面法 ,  ディジタル回路
準シソーラス用語： 多目的最適化 ,  *ゲートオールアラウンド ,  コスト効率 ,  CMOSインバータ , 【Automatic Indexing@JST】

著者キーワード (4件)： 無接合トランジスタ ,  最適化 ,  RSM法 ,  CMOSインバータ

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 応答曲面法 ,  ゲートオールアラウンド ,  接合トランジスタ ,  最適化