文献
J-GLOBAL ID:202202283177769024   整理番号:22A0977203

ADAPT:スケール化相変化メモリのための書込み障害を意識したプログラミング技術【JST・京大機械翻訳】

ADAPT: A Write Disturbance-Aware Programming Technique for Scaled Phase Change Memory
著者 (3件):
資料名:
巻: 41  号:ページ: 950-963  発行年: 2022年 
JST資料番号: B0142C  ISSN: 0278-0070  CODEN: ITCSDI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
相変化メモリ(PCM)は,新興の抵抗ベースの不揮発性メモリである。有望なスケーリングポテンシャルで,PCMは既存の電荷ベースのメモリ技術を置き換えることができる。高スケールPCMは,高電流RESETプログラミングパルスのため,擾乱(WD)を書き込む傾向がある。WDのデータ依存特性を利用して,符号化技法を提案し,WD-脆弱性データパターンの頻度を低減した。これらの技法は,メモリ信頼性を確保するために,検証および正しい(VnC)法と共に動作する。しかし,これらの技術の有効性はデータパターンに依存して変化する。従来の方法と異なり,本論文は,PCMにおけるWDを緩和するためのWD意識プログラミング技術を導入した。提案方法は,WD-vulnerableセルとビットフリップの数に基づくデータを符号化する。ビットフリップと同様にWD-vulnerableセルの数を減らすことによって,提案方法は,WDを軽減して,メモリ寿命を改善する際に,既存の符号化技術より効果的であった。様々な現実的作業負荷を用いた評価は,提案手法が既存の最先端技術と比較して,平均単語線WD誤差を62%削減できることを示した。WD誤差の減少した数で,VnC動作の周波数も減少した。これは,余分な書き込み数における44%の削減と平均書込み時間における20%の減少をもたらした。書き込み回数と書込み時間の低減により,命令・パー・サイクルは,既存の技術より9%,書込みエネルギーが11%改善される。最先端技術の以前の状態と比較してビットフリップの数を減らすことによって,提案方法は,セル耐久性に影響を与えるSETとRESET操作の非対称性を考慮して,PCMメモリ寿命を13%から33%まで改善する。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る