文献

J-GLOBAL ID：202202286991117729   整理番号：22A0844333

動的および静的SRAM性能計量に対するNBTI劣化によるPVT変動の積分影響【JST・京大機械翻訳】

Integral impact of PVT variation with NBTI degradation on dynamic and static SRAM performance metrics

著者 (4件)： Picardo Siona Menezes (Electrical and Electronics Engineering Department, Birla Institute of Technology and Science (BITS) Pilani - Dubai Campus, Dubai, United Arab Emirates) ,  Shaik Jani Babu (Electrical Engineering Department, Shiv Nadar University, Great Noida, India) ,  Goel Nilesh (Electrical and Electronics Engineering Department, Birla Institute of Technology and Science (BITS) Pilani - Dubai Campus, Dubai, United Arab Emirates) ,  Singhal Sonal (Electrical Engineering Department, Shiv Nadar University, Great Noida, India)
資料名： International Journal of Electronics  (International Journal of Electronics)
巻： 109  号： 2  ページ： 293-316  発行年： 2022年 
JST資料番号： C0287B  ISSN： 0020-7217  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 先進CMOS技術は,負のバイアス温度不安定性(NBTI)とプロセス変動のようなエージング効果に非常に敏感である。本論文は,SRAM計量に関するプロセス,電圧および温度(PVT)変動とともにNBTI劣化のΔΣ結合影響の調査に焦点を当てた。これらの問題は,多くの方法において,SRAM(Stattic Rank Access Measure)セルの性能に影響を与えるが,二つの主要な動的メトリックスは,重要な読取安定性および書き込み能力である。動的メトリックスは,SRAMの静的雑音マージン(SNM)を決定する静的メトリックスによって特性化できる。動的計量を,SRAMの2つのインバータの対称および非対称NBTI劣化のために解析した。NBTI劣化をSRAMセルのプルアップトランジスタに組み込んだ。さらに,相関性能計量の結果を,その寿命にわたるSRAMセルにおける様々なデータ蓄積パターンに対して示した。この解析は,SRAMセル性能に対する統合PVTとNBTI劣化の影響への洞察を提供し,ロバスト設計を可能にし,システム故障を緩和するための設計の初期段階における設計者を助ける。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 雑音 ,  対称性 ,  電圧 ,  非対称性 ,  データ蓄積 ,  キャラクタリゼーション ,  *SRAM
準シソーラス用語： プロセス変動 ,  *NBTI ,  パラメータ設計 ,  メトリックス ,  CMOS技術 ,  バイアス温度不安定性 , 【Automatic Indexing@JST】

著者キーワード (5件)： SRAMセル ,  PVT ,  NBTI劣化 ,  動的計量 ,  静的計量

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (5件)： SRAM ,  計量 ,  NBTI ,  PVT ,  積分