文献

J-GLOBAL ID：202202293508883397   整理番号：22A0978107

5Gモバイル応用のための電圧トラッキング支援回路を有するデュアルレールアーキテクチャを特徴とする5nm低電力SRAM【JST・京大機械翻訳】

5-nm Low-Power SRAM Featuring Dual-Rail Architecture With Voltage-Tracking Assist Circuit for 5G Mobile Application

著者 (6件)： Baeck Sangyeop (Design Enablement Team, Samsung Electronics Company Ltd., Hwaseong, South Korea) ,  Lee Inhak (Design Enablement Team, Samsung Electronics Company Ltd., Hwaseong, South Korea) ,  Tang Hoyoung (Design Enablement Team, Samsung Electronics Company Ltd., Hwaseong, South Korea) ,  Seo Dongwook (Design Enablement Team, Samsung Electronics Company Ltd., Hwaseong, South Korea) ,  Choi Jaeseung (Design Enablement Team, Samsung Electronics Company Ltd., Hwaseong, South Korea) ,  Song Taejoong (Design Enablement Team, Samsung Electronics Company Ltd., Hwaseong, South Korea)
資料名： IEEE Solid-State Circuits Letters  (IEEE Solid-State Circuits Letters)
巻： 5  ページ： 50-53  発行年： 2022年 
JST資料番号： W3688A  ISSN： 2573-9603  CODEN： ISCLCN  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電圧自動追跡セル電力低下(VACPL)書き込み支援回路と電圧自動追跡支援(VATA)を,SRAM設計マージン問題を緩和するためにデュアルレールアーキテクチャを有する低電力SRAMのために提案する。VACPLは,ビットセル書き込み能力を最大化するために,二重レールオフセット電圧に関して適応的にセル電圧を制御する。アクセス妨害は,大きなデュアルレールオフセット電圧条件でVATAによるWL電圧レベルを下げることによって回復した。5nm EUV FinFET試験チップは,VACPLで210mV V_MIN改善と4.7×大きな動作電圧範囲を示した。提案したVACPLとVATAは,5nm5Gモバイルデバイスにおいて,VDDCを400mV下げることにより,95.2%の漏れ電力低減を達成した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *電圧 ,  *電力 ,  特性 ,  *レール ,  FET【トランジスタ】 ,  *SRAM ,  *計算機アーキテクチャ ,  半導体チップ ,  *携帯電話
準シソーラス用語： FinFET ,  オフセット電圧 ,  電力低減 ,  モバイルデバイス ,  *低電力化 ,  動作電圧 ,  *第5世代移動通信システム , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 5G ,  モバイル ,  応用 ,  トラッキング ,  支援 ,  低電力 ,  SRAM