特許
J-GLOBAL ID:202203000074694410

周波数シンセサイザー

発明者:
出願人/特許権者:
代理人 (3件): 仲井 智至 ,  松岡 宏紀 ,  今村 真之
公報種別:特許公報
出願番号(国際出願番号):特願2016-217130
公開番号(公開出願番号):特開2020-174410
特許番号:特許第7031702号
出願日: 2016年11月07日
公開日(公表日): 2020年10月22日
請求項(抜粋):
【請求項1】 第1の信号を生成する発振部と、 前記第1の信号と前記第1の信号とは異なる第2の信号とを用い、前記第1の信号と前記第2の信号との周波数比を計測する周波数比計測部と、 前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、 信号の出力側に向っての順序において、前記比較部の前に配置されたフィルタと、 前記比較部の比較結果に基づいて、前記発振部の制御量を求める制御量計算部と、を備え、 前記周波数比計測部は、互いに並列接続されている複数の周波数デルタシグマ変調部を含み、 前記制御量計算部は、前記比較部の比較結果を所定倍して出力する第1回路部と、前記比較部の比較結果に対してそれぞれ異なる所定の回数積分を行う複数の第2回路部から構成される第2回路部群から選択される回路部と、前記比較部の比較結果に対してそれぞれ異なる所定の回数微分を行う複数の第3回路部から構成される第3回路部群から選択される回路部と、を備え、 前記制御量計算部が求めた前記制御量に基づいて、前記発振部の前記第1の信号の周波数と位相との少なくとも一方を調整することを特徴とする周波数シンセサイザー。
IPC (2件):
H03L 7/06 ( 200 6.01) ,  H03L 7/16 ( 200 6.01)
FI (2件):
H03L 7/06 230 ,  H03L 7/16
引用特許:
審査官引用 (6件)
全件表示
引用文献:
審査官引用 (1件)
  • A Novel Multi-Bit Parallel ΔΣ FM-to-Digital Converter with 24-bit Resolution

前のページに戻る