特許
J-GLOBAL ID：202203005134649070
半導体装置及びパワーオンリセット信号の生成方法
発明者：
出願人/特許権者：
代理人 (1件)：
藤村 元彦
公報種別：特許公報
出願番号（国際出願番号）：特願2016-211802
公開番号（公開出願番号）：特開2018-074379
特許番号：特許第7075715号
出願日： 2016年10月28日
公開日（公表日）： 2018年05月10日
請求項（抜粋）：
【請求項1】 電源電圧に基づき前記電源電圧よりも低い一定の電圧値を有する安定化電源電圧を生成して内部電源ラインに出力するレギュレータと、 前記電源電圧の電源投入直後はリセットを促す第1レベルを有し、前記内部電源ラインの電圧値が立ち上がったときに前記第1レベルからリセット解除を促す第2レベルに遷移する信号をパワーオンリセット信号として生成するパワーオンリセット回路と、を有し、 前記パワーオンリセット回路は、 前記電源電圧を受ける電源供給ラインと、 前記電源供給ラインの電圧値を所定期間だけ遅延させてリセットラインに供給する遅延回路と、 前記リセットラインの電圧値に基づいて制御され、前記リセットラインの電圧が前記電源電圧の最大値の時はオフ状態であり、前記電源電圧と第1のノードとの間に接続されている第1のスイッチ素子と、 前記内部電源ラインの電圧値に基づいて制御され、前記第1のノードと接地ラインとの間に接続されている第2のスイッチ素子と、 前記第1のノードの電圧値に基づいて制御され、前記リセットラインと前記接地ラインとの間に接続されている第3のスイッチ素子と、をさらに含み、 前記第1のスイッチ素子がオン状態で、前記第1のノードが所定値以上であるときに前記第3のスイッチ素子がオン状態となって前記リセットラインを前記接地ラインに接続し、前記第1レベルの信号を生成し、 前記第2のスイッチ素子がオン状態で、前記第1のノードが前記所定値より低いときに前記第3のスイッチ素子がオフ状態となって前記リセットラインが前記接地ラインから解放され、前記第2レベルの信号を生成することを特徴とする半導体装置。
IPC (1件)：
FI (2件)：
H03K 17/22 B
, H03K 17/22 E
