特許

J-GLOBAL ID：202203006231614261

電子回路、半導体装置及びスイッチング電源装置

発明者： 廣瀬 達哉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 特許業務法人扶桑国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2018-010220
公開番号（公開出願番号）：特開2019-129418
特許番号：特許第6993572号
出願日： 2018年01月25日
公開日（公表日）： 2019年08月01日
請求項（抜粋）：

【請求項1】 並列に接続された第1の容量素子と第1の抵抗素子を有し、前記第1の容量素子の第1の端子及び前記第1の抵抗素子の第2の端子に入力端子が接続されて、前記入力端子にパルス電圧が印加される第1の並列回路と、 前記第1の容量素子の第3の端子及び前記第1の抵抗素子の第4の端子と、出力端子との間に設けられ、前記第3の端子及び前記第4の端子から前記出力端子の方向に流れる電流を遮断する第1の整流回路と、 並列に接続された第2の容量素子と第2の抵抗素子を有し、前記第2の容量素子の第5の端子及び前記第2の抵抗素子の第6の端子が基準電位となる第2の並列回路と、 前記第2の容量素子の第7の端子及び前記第2の抵抗素子の第8の端子と、前記第3の端子及び前記第4の端子との間に設けられ、ツェナー電圧以上の電圧の印加時に、前記第7の端子及び前記第8の端子から前記第3の端子及び前記第4の端子の方向に流れる電流を遮断するツェナーダイオードと、 前記第7の端子及び前記第8の端子に一端が接続され、他端が前記基準電位となり、前記第7の端子及び前記第8の端子から、前記基準電位の方向に流れる電流を遮断する第2の整流回路と、 を備え、 前記入力端子に入力される前記パルス電圧が正の値から0Vに切り替る直前に、前記第1の容量素子の両端電圧の絶対値が、前記ツェナーダイオードのツェナー電圧と前記第2の容量端子の両端電圧との和の絶対値よりも高い場合、前記入力端子に正の前記パルス電圧が印加されたときに前記出力端子から負電圧を出力する、電子回路。

IPC (4件)：

H03K 17/687 ( 200 6.01) ,  H02M 1/08 ( 200 6.01) ,  H02M 3/28 ( 200 6.01) ,  H02M 7/12 ( 200 6.01)

FI (4件)：

H03K 17/687 A ,  H02M 1/08 A ,  H02M 3/28 H ,  H02M 7/12 Q

引用特許：

審査官引用 (3件)

• 駆動回路
  公報種別：公開公報   出願番号：特願2010-115200   出願人：サンケン電気株式会社
• ゲート駆動回路
  公報種別：公開公報   出願番号：特願2016-136029   出願人：ローム株式会社
• スイッチング電源回路
  公報種別：公開公報   出願番号：特願2013-040303   出願人：田淵電機株式会社