特許
J-GLOBAL ID：202203011162572300
演算処理装置及び演算処理装置の制御方法
発明者：
出願人/特許権者：
代理人 (2件)：
土井 健二
, 林 恒徳
公報種別：特許公報
出願番号（国際出願番号）：特願2018-093840
公開番号（公開出願番号）：特開2019-200523
特許番号：特許第7064135号
出願日： 2018年05月15日
公開日（公表日）： 2019年11月21日
請求項（抜粋）：
【請求項1】 バリア設定条件が設定されるバリア設定条件レジスタと、 フェッチ命令が前記バリア設定条件レジスタに設定されている前記バリア設定条件に該当するか否か判定し、該当する場合、前記該当したフェッチ命令の後ろに前記該当したバリア設定条件に対応するバリア属性のバリア制御を受けるバリアマイクロ命令を追加し、前記フェッチ命令をデコードして実行命令を生成し、前記実行命令及び前記バリアマイクロ命令を、それぞれの命令に対応する実行キュー部に割振るバリア設定・命令デコーダと、 前記実行命令の一種であるメモリアクセス命令と前記バリアマイクロ命令を割振られ、プログラムの順番と異なるアウトオブオーダーで前記メモリアクセス命令を発行する第1の実行キュー部と、 前記第1の実行キュー部が発行した前記メモリアクセス命令と前記バリアマイクロ命令を実行するメモリアクセス制御部とを有し、 前記第1の実行キュー部に前記バリアマイクロ命令が割振られた場合、前記第1の実行キュー部と前記メモリアクセス制御部は共同して、前記バリアマイクロ命令より後のメモリアクセス命令を、前記バリアマイクロ命令より前の前記バリア属性に対応する所定の実行命令を追い抜いて投機実行しない、演算処理装置。
IPC (4件)：
G06F 9/30 ( 201 8.01)
, G06F 9/38 ( 200 6.01)
, G06F 9/34 ( 200 6.01)
, G06F 9/52 ( 200 6.01)
G06F 9/30 310 A
, G06F 9/38 310 F
, G06F 9/34 350 A
, G06F 9/52 150 A
