特許
J-GLOBAL ID:201403044544819367

共有メモリへのアクセスの同期を緩和するプロセッサ、方法及びシステム

発明者:
出願人/特許権者:
代理人 (1件): 龍華国際特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2014-028277
公開番号(公開出願番号):特開2014-182795
出願日: 2014年02月18日
公開日(公表日): 2014年09月29日
要約:
【課題】共有メモリへのアクセスの同期を緩和するプロセッサ、方法及びシステムを提供する。【解決手段】プロセッサ101は、メモリ・アクセス同期緩和ロジック109を含む。ロジック109は、適切な場合に、共有メモリ115へのアクセスの同期を緩和する働きをする。例えば、幾つかの実施形態では、ロジック109は、プロセッサが緩和メモリ・アクセス同期モードのとき、メモリ・アクセス同期命令(例えば、フェンス/バリア命令104、ロック命令105、条件付きアクセス命令106などのうちの1以上)が、メモリへのアクセスを同期させるのを阻止する。【選択図】図1
請求項(抜粋):
プロセッサであって、 複数の論理プロセッサと、 前記複数の論理プロセッサの第1の論理プロセッサであって、メモリへのアクセスを同期させるメモリ・アクセス同期命令を含むソフトウェアを実行する第1の論理プロセッサと、 前記プロセッサが緩和メモリ・アクセス同期モードのときに、前記メモリ・アクセス同期命令が前記メモリへのアクセスを同期させるのを阻止するメモリ・アクセス同期緩和ロジックとを含むプロセッサ。
IPC (4件):
G06F 9/34 ,  G06F 9/38 ,  G06F 9/318 ,  G06F 12/00
FI (4件):
G06F9/34 350A ,  G06F9/38 370X ,  G06F9/30 320C ,  G06F12/00 572A
Fターム (4件):
5B013DD05 ,  5B033BB04 ,  5B033BF04 ,  5B060CD19
引用特許:
出願人引用 (12件)
全件表示
審査官引用 (15件)
全件表示
引用文献:
前のページに戻る