特許

J-GLOBAL ID：202403007346766392

半導体装置

発明者： 木本 恒暢 ,  小林 拓真 ,  中野 佑紀 ,  明田 正俊
出願人/特許権者： ローム株式会社
代理人 (1件)： 弁理士法人あい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2024-103268
公開番号（公開出願番号）：特開2024-111334
出願日： 2024年06月26日
公開日（公表日）： 2024年08月16日
要約：

【課題】良質なSiO 2 層を有する半導体装置を提供すること。 【解決手段】第1導電型のSiC半導体層2と、前記SiC半導体層2の表面側に形成された第2導電型領域8と、前記第2導電型領域8の表面側に形成された複数の第1導電型領域26と、隣り合う複数の前記第1導電型領域26を跨ぐように前記SiC半導体層2上に形成され、前記SiC半導体層2に接する接続面21、および、前記接続面の反対側に位置する非接続面22を有するSiO 2 層12と、前記SiO 2 層12の前記非接続面22に配置され、前記非接続面の一部が露出するように配置されたゲート電極13と、前記ゲート電極を覆う層間絶縁層31と、を有し、前記SiO 2 層12は、前記接続面21側の領域において、前記接続面21から前記非接続面22に向けて、前記SiC半導体層2の炭素密度と同じ炭素密度から漸減する炭素密度漸減領域23を有する。 【選択図】 図8

請求項（抜粋）：

第1導電型のSiC半導体層(2)と、 前記SiC半導体層(2)の表面側に形成された第2導電型領域(8)と、 前記第2導電型領域(8)の表面側に形成された複数の第1導電型領域(26)と、 隣り合う複数の前記第1導電型領域(26)を跨ぐように前記SiC半導体層(2)上に形成され、前記SiC半導体層(2)に接する接続面(21)、および、前記接続面の反対側に位置する非接続面(22)を有するSiO 2 層(12)と、 前記SiO 2 層(12)の前記非接続面(22)に配置され、前記非接続面の一部が露出するように配置されたゲート電極(13)と、 前記ゲート電極を覆う層間絶縁層(31)と、を有し、 前記SiO 2 層(12)は、前記接続面(21)側の領域において、前記接続面(21)から前記非接続面(22)に向けて、前記SiC半導体層(2)の炭素密度と同じ炭素密度から漸減する炭素密度漸減領域(23)を有する、半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 29/739

FI (5件)：

H01L29/78 652K ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 658F ,  H01L29/78 655A

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-166320   出願人：経済産業省産業技術総合研究所長, 科学技術振興事業団, 三洋電機株式会社
• 国際公開第2011/074237A1号