Rchr
J-GLOBAL ID:200901032893249483
Update date: Nov. 19, 2024
Sugino Nobuhiko
スギノ ノブヒコ | Sugino Nobuhiko
Contact this researcher
You can send email directly to the researcher.
Affiliation and department:
Institute of Science Tokyo Global Scientific Information and Computing Center
About Institute of Science Tokyo Global Scientific Information and Computing Center
Search "Institute of Science Tokyo Global Scientific Information and Computing Center"
Job title:
Professor
Research field (2):
Control and systems engineering
, Communication and network engineering
Research theme for competitive and other funds (3):
2002 - 2004 マルチプロセッサ向け高効率コード自動生成についての研究
Code Generation and Optimization Techniques for Digital Signal Processor Compilers
信号処理プロセッサ(DSP) コンパイラのためのコード生成及び最適化手法
MISC (55):
杉野暢彦, 一色 剛, 西原明法, 國枝博昭. バンコクだより 東工大から世界へ ~タイ国との連携大学院TAIST-Tokyo Techの取り組み~. 2009. 12. 4. 102-105
Y Kaneko, N Sugino, A Nishihara. Memory allocation and code optimization methods for DSPs with indexed auto-modification. IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES. 2005. E88A. 4. 846-854
T Miyoshi. Unified phase compiler by use of 3-D representation space. IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES. 2005. E88A. 4. 838-845
Y Kaneko, N Sugino, A Nishihara. Memory allocation and code optimization methods for DSPs with indexed auto-modification. IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES. 2005. E88A. 4. 846-854
Takefumi Miyoshi, Nobuhiko Sugino. Unified phase compiler by use of 3-D representation space. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2005. E88-A. 4. 838-845
more...
Lectures and oral presentations (71):
計算順序決定法の改良とDSPコンパイラへの応用($\mu$PD7720, $\mu$PD7725, TMS32010, TMS32020)
(回路とシステム研究会 2009)
柔軟なシステム設計のためのシミュレーション環境MICSの動作速度の評価
(電子情報通信学会2007年総合大会 2007)
確率モデルにもとづく細粒度自動並列化コンパイラの検討
(電子情報通信学会2006年ソサイエティ大会 2006)
コンパイラにおける複数のコード最適化方法の統合に関する一考察
(電子情報通信学会 回路とシステム研究会 2006)
マルチプロセッサ用の信号処理アルゴリズム向け最適化コンパイラの研究
(電子情報通信学会2006年ソサイエティ大会 2006)
more...
Education (2):
- 1992 Tokyo Institute of Technology Graduate School, Division of Science and Engineering
- 1987 Tokyo Institute of Technology Faculty of Engineering
Professional career (2):
Doctor of Engineering (Tokyo Institute of Technology)
Master of Engineering (Tokyo Institute of Technology)
Work history (1):
1992 - Tokyo Institute of Technology School of Engineering
Awards (2):
1997 - 電子情報通信学会 電子情報通信学会学術奨励賞
1989 - 電子情報通信学会 回路とシステム研究専門委員会 第2回回路とシステム軽井沢ワークショップ優秀論文賞
Association Membership(s) (2):
電子情報通信学会
, IEEE
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in
researchmap
.
For details, see here
.
Return to Previous Page
TOP
BOTTOM