Kobayashi Masaharu

コバヤシマサハル | Kobayashi Masaharu

Affiliation and department：
Homepage URL (1)： http://nano-lsi.iis.u-tokyo.ac.jp/

Research field (3)： Electrical power engineering , Electronic devices and equipment , Electronic devices and equipment

Research keywords (8)：機械学習 , AI , Ferroelectric device , Integrated Device , IoT , Low power device , Memory device , CMOS transistor

Research theme for competitive and other funds (13)：

2023 - 2027 リコンフィギュアラブル量子極低温制御回路の創製
2021 - 2024 酸化物半導体と強誘電体HfO2の融合による三次元集積デバイスとその応用技術の創出
2021 - 2024 超低電力ニューロモルフィックハードウェア基盤技術のブレークスルー
2020 - 2023 ナノスケール強誘電体トランジスタの研究開発と機械学習アクセラレータへの応用
2019 - 2022 原子層ヘテロ構造の完全制御成長と超低消費電力・3次元集積デバイスの創出

Show all

Papers (372)：

藤原弘和, 糸矢祐喜, 小林正治, C, ́edric Bareille, 辛埴, 谷内敏之. 上部電極越しに観察したHfO2 系強誘電体の分極コントラスト:レーザー励起光電子顕微鏡. 応用物理学会春季学術講演会,東京都市大学. 2024. 25p-1BJ-1
糸矢祐喜, 更屋拓哉, 平本俊郎, 小林正治. HfO2系強誘電体キャパシタの下部電極オゾン酸化による絶縁破壊寿命の向上. 応用物理学会春季学術講演会,東京都市大学. 2024. 25a-1BJ-4
日掛凱斗, 李卓, 郝俊翔, パンディチトラ, 更屋拓哉, 平本俊郎, 髙橋崇典, 上沼睦典, 浦岡行治, 小林正治. 3 次元集積デバイス応用に向けた原子層堆積法によるInGaOx チャネルナノシートトランジスタ. 応用物理学会春季学術講演会,東京都市大学. 2024. 22a-12J-3
Kaito Hikake, Zhuo Li, Junxiang Hao, Chitra Pandy, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi. A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel for 3-D Integrated Devices. IEEE Transactions on Electron Devices. 2024. 71. 4. 1-7
Cheng-Hung Wu, Jay Liu, Xun-Ting Zheng, Han-Fu Chuang, Yi-Ming Tseng, Masaharu Kobayashi, Chun-Jung Su, Vita Pi-Ho Hu. Innovative Recovery Strategy for MFIS-FeFETs at Optimal Timing With Robust Endurance: Fast-Unipolar Pulsing (100 ns), Nearly Zero Memory Window Loss (0.02%), and Self-Tracking Circuit Design. IEEE Transactions on Electron Devices. 2024

ｍore...

MISC (16)：

後藤正英, 本田悠葵, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, 平本俊郎. SOIウェハのハイブリッド接合を用いた画素並列3層積層CMOSイメージセンサ-Pixel-Parallel 3-Layer Stacked CMOS Image Sensors Using Hybrid Bonding of SOI Wafers. 「センサ・マイクロマシンと応用システム」シンポジウム論文集電気学会センサ・マイクロマシン部門 [編]. 2022. 39. 5p
後藤正英, 本田悠葵, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, 平本俊郎. SOIウェハのハイブリッド接合を用いた3層積層画素並列CMOSイメージセンサ-3-Layer Stacked Pixel-Parallel CMOS Image Sensors Using Hybrid Bonding of SOI Wafers-情報センシング. 映像情報メディア学会技術報告 = ITE technical report. 2022. 46. 14. 5-8
後藤正英, 中谷真規, 本田悠葵, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, et al. Multi-Layer Stacking Technology for Pixel-Parallel CMOS Image Sensors by Using Room-Temperature Wafer Bonding. 映像情報メディア学会冬季大会講演予稿集(CD-ROM). 2020. 2020
本田悠葵, 後藤正英, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, 平本俊郎. 3次元構造撮像素子の高集積化に向けた直接接合による多層積層技術. 映像情報メディア学会年次大会講演予稿集(CD-ROM). 2019. 2019
小林正治, 上山望, 蔣京珉, 平本俊郎. 招待講演強誘電体HfO2を用いた負性容量トランジスタの動作速度に関する実験検討 (シリコン材料・デバイス). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2017. 116. 445. 51-54

ｍore...

Patents (11)：

不揮発性記憶素子
Process variability tolerant hard mask for replacement metal gate finFET devices
III-V compound semiconductor material passivation with crystalline interlayer
Transistor formation using cold welding
Method and structure for compound semiconductor contact

ｍore...

Education (3)：

2006 - 2010 Stanford University Electrical Engineering
2004 - 2006 The University of Tokyo Electrical Engineering
2000 - 2004 The University of Tokyo Liberal arts/School of Engineering Electronics and Information Engineering

Professional career (1)：

電子工学専攻 (Stanford大学)

Work history (9)：

2019/10 - 現在 The University of Tokyo
2014/05 - 現在 The University of Tokyo Institute of Industrial Science Associate Professor
2019/04 - 2019/09 The University of Tokyo VLSI (Very Scale Integration Large) Design and Education Center
2010/02 - 2014/04 IBM corporation Watson Research Center Research Staff Member
2006/09 - 2010/01 Stanford University Ph.D degree

Show all

Committee career (11)：

2019/04 - 現在応用物理学会 JJAP/APEX論文編集委員
2018/04 - 現在電気学会技術調査専門委員会
2018/04 - 現在 IEEE Electron Device Society (EDS) Japan Joint Chapter 幹事
2018/04 - 現在 IEEE International Electron Device Meeting (IEDM) サブコミッティー
2017/04 - 現在応用物理学会プログラム編集委員

Show all

Awards (17)：

2024/03 - 応用物理学会講演奨励賞 3次元集積デバイス応用に向けた原子層堆積法によるInGaOxチャネルナノシートトランジスタ
2024/02 - IEEE EDS Japan Joint Chapter IEEE EDS Japan Joint Chapter Student Award A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel and InSnOx Electrode with Normally-Off Operation, High Mobility and Reliability for 3D Integrated Devices
2023/12 - IEEE EDS Leo Esaki Award Efficient Erase Operation by GIDL Current for 3D Structure FeFETs With Gate Stack Engineering and Compact Long-Term Retention Model
2022/12 - IEEE EDS IEEE EDS Paul Rappaport Award Monolithic Integration of Oxide Semiconductor FET and Ferroelectric Capacitor Enabled y Sn-Doped InGaZnO for 3-D Embedded RAM Application
2021/08 - Silicon Nano Workshop Best Student Paper Award Experimental Demonstration of HfO2-based Ferroelectric FET with MoS2 Channel for High-Density and Low-Power Memory Application

2020/12 - IEEE EDS IEEE EDS Leo Esaki Award Ferroelectric HfO2 Tunnel Junction Memory with High TER and Multi-level Operation Featuring Metal Replacement Process

2020/11 - キオクシアキオクシア奨励研究デバイス部門優秀研究賞ストレージメモリおよび人工知能ハードウェア応用に向けた強誘電体HfO2トンネル接合メモリのマルチスケールモデリング

2020/04 - Ministry of Education, Culture, Sports, Science and Technology The Young Scientist Award of the year of 2020 Research on innovative transistor and memory technologies based on next generation ferroelectric materials

2020/03 - 丸文財団令和元年度丸文研究奨励賞を受賞 HfO2系強誘電体を用いた次世代集積回路素子の研究

2020/02 - IEEE EDS Japan Joint Chapter IEEE EDS Japan Chapter Student Award "Experimental Demonstration of Ferroelectric HfO2 FET with Ultrathin-body IGZO for High-Density and Low-Power Memory Application"

2020/02 - IEEE EDS Japan Joint Chapter IEEE EDS Japan Chapter Student Award(2/7) "Transient Negative Capacitance as Cause of Reverse Drain-induced Barrier Lowering and Negative Differential Resistance in Ferroelectric FETs"

2019/05 - 電子情報通信学会 ICD Poster award in the Workshop on LSI and System 強誘電体HfO2を用いた低消費電力トランジスタ・メモリ技術の新展開

2019/03 - 応用物理学会第46回(2019年春季)応用物理学会講演奨励賞(3/10) Polarization Switching as the Cause of Steep Subthreshold Slope in Ferroelectric FETs

2019/01 - IEEE EDS Japan Joint Chapter IEEE EDS Japan Chapter Student Award 2 Scalability Study on Ferroelectric-HfO2 Tunnel Junction Memory Based on Non-equilibrium Green Function Method with Self-consistent Potential

2019/01 - IEEE EDS Japan Joint Chapter IEEE EDS Japan Chapter Student Award Experimental Study on the Role of Polarization Switching in Subthreshold Characteristics of HfO2-based Ferroelectric and Anti-ferroelectric FET

2018/07 - IEEE Nanotechnology Council Best paper award Negative Capacitance for Booting Tunnel FET Performance

2013/02 - IBM Outstanding contribution award 14nm SOI technology development

Show all

Association Membership(s) (4)：

THE JAPANESE SOCIETY FOR ARTIFICIAL INTELLIGENCE , THE INSTITUTE OF ELECTRICAL ENGINEERS OF JAPAN , IEEE , THE JAPAN SOCIETY OF APPLIED PHYSICS

※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page